UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35747

MIG Virtex-6 DDR2/DDR3 - シミュレーション時間の短縮

説明

MIG では、example_design/sim および user_design/sim ディレクトリにシミュレーション テストベンチが生成されます。このテストベンチには、シミュレーション時間を短縮できるパラメータが含まれています。これらのパラメーターの詳細は、『Virtex-6 FPGA Memory Interface Solutions User Guide』 (UG406) の「DDR2/DDR3 SDRAM Memory Interface Solution」の章の「Getting Started with the CORE Generator Software」セクションを参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/ug406.pdf

メモ : このアンサーは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。 ザイリンクス MIG ソリューション センターには、MIG に関する質問がすべてまとめられています。MIG でデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

MIG v3.6 およびそれ以降のバージョン :
MIG v3.6 より、シミュレーションをスピードアップさせるため新しいシミュレーション パラメータが追加されています。

parameter SIM_BYPASS_INIT_CAL = "FAST";
// # = "OFF" - Complete memory init &
// calibration sequence
// # = "SKIP" - Skip memory init &
// calibration sequence
// # = "FAST" - Skip memory init & use
// abbreviated calib sequence

最高速のシミュレーション結果を得るには sim_tb_top.v/.vhd モジュールでこのパラメータを「SKIP」に設定します。

メモ : 初期化およびキャリブレーション プロセスがハードウェアでスキップされないようにするには、最上位 RTL でこのパラメータを OFF に設定してください。

MIG v3.6 よりも古いバージョン :
sim_tb_top.v/.vhd でデフォルトで設定されているパラメータ :

parameter SIM_INIT_OPTION = "SKIP_PU_DLY";
// # = "SKIP_PU_DLY" - Skip the memory initialization sequence,
// = "NONE" - Complete the memory initialization sequence.
parameter SIM_CAL_OPTION = "FAST_CAL";
// # = "FAST_CAL" - Skip the delay Calibration process,
// = "NONE" - Complete the delay Calibration process.


シミュレーションをスピードアップさせるための追加パラメータ :

メモ : 書き込みレベリングまたは位相検出をシミュレーションする必要がない場合は、これらのパラメータのみを変更してください。
書き込みレベリングをオフにするには、WRLVL パラメーターを OFF にします。
parameter WRLVL = "OFF";
// # = "ON" - DDR3 SDRAM
// = "OFF" - DDR2 SDRAM


書き込みレベリングの詳細は、(ザイリンクス アンサー 35094) を参照してください。 位相検出器の回路をオフにする (位相検出器に必要な周期的な読み出しをディスエーブルにする) には、PHASE_DETECT パラメーターを OFF に変更します。
parameter PHASE_DETECT = "OFF";


位相検出器回路の詳細は、(ザイリンクス アンサー 34480) を参照してください。
ModelSim を使用する場合は、sim.do ファイルに次の変更を加えます。
  • シミュレーション精度を ps に設定します。一部のデザインでは、vsim コマンド ラインで -t fs が設定されているので、これを -t ps に変更します。
  • 「log -r /*」を削除して、デフォルトで波形ウィンドウに含まれていない信号のログ出力をオフにします。これには、波形ウィンドウに表示する信号を追加し、シミュレーションを再開して再実行します。
可能な限り、ModelSim PE ではなく ModelSim SE を使用してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35094 MIG Virtex-6 および 7 シリーズ DDR3 - 書き込みレベリング N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34480 MIG Virtex-6 DDR2/DDR3 - 位相検出回路および周期的読み出し N/A N/A
34284 MIG デザイン アシスタント - Virtex-6 DDR2/DDR3 シミュレーション N/A N/A
AR# 35747
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加