AR# 35783

Spartan-6 - IOLDEAY2 のタップ遅延計算方法

説明

IOLDEAY2 のタップ遅延はどのように計算すればよいでしょうか。

ソリューション


遅延の計算

Virtex アーキテクチャとは違い、Spartan-6 デバイスには IDELAYCTRL はないので、遅延は PVT により変動します。このため、『Spartan-6 データシート』 (DS162) の表 38 には、最初の 8 タップのそれぞれに対する最大遅延、および任意の指定タップ値の合計最大遅延を計算するための式が記載されています。

最大遅延 = 整数 (タップ数/8) TTAP8 + TTAPn (「n」は余りと同じ)

http://japan.xilinx.com/support/documentation/data_sheets/ds162.pdf

最大遅延

最大タップ値を計算するには、256 の合計タップ数を使用します。つまり IODELAY2 の最大遅延は 13.5ns になります。

最小遅延

最小遅延には、TRACE セットアップおよびホールドのレポートを確認します。最小遅延は最大遅延の少なくとも 30% になります。

データシートにも IODELAY2 の FMINCAL の仕様が記載されています。 次のように定義されています。

次の可変モードでのキャリブレーションの使用可能な最小ビット レート:

VARIABLE_FROM_ZERO、VARIABLE_FROM_HALF_MAX、および DIFF_PHASE_DETECTOR


FMINCAL の値は 188Mb/s です。これは、キャリブレーション中、タップ遅延ラインが 1 ビット周期の値に設定されているので、ビット周期は IODELAY2 の合計タップ遅延を超えることができないからです。 このため、使用可能な最小ビット周期に相関させることができる最小遅延は 1/188Mb/s または 5.32ns になります。
つまり、IODELAY2 の最小遅延は 5.32ns ということになります。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46791 Spartan-6 FPGA デザイン アシスタント - 一般的なデバイスの問題のトラブルシュート N/A N/A
AR# 35783
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス