このアンサーは、MIG デザイン アシスタントの一部で、Virtex-6 DDR3/DDR2 デザインの読み出しレイテンシについて説明します。特定の質問に関する情報は、次から入手できます。
メモ : このアンサーは、ザイリンクス MIG ソリューション センタ (Xilinx Answer 34243) の一部です。ザイリンクス MIG ソリューション センタ には、MIG に関するすべての質問についての回答が含まれます。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センタ から情報を入手してください。
• 読み出しコマンドが発行されたときにパイプラインに既に存在するコマンドの数
• 新しいバンク/行を開くために ACTIVATE コマンドが必要かどうか
• 開いているバンクを閉じるために PRECHARGE コマンドが必要かどうか
• TRAS、TRCD などのメモリのタイミング パラメータとバス クロック周波数
• コマンドの割り込みが可能か、周期的な AUTO REFRESH コマンドが発行されたときにバンク/行が強制的に閉じられるかどうか
• CAS レイテンシ
Virtex-6 DDR3/DDR2 デザインのクロック サイクルの特定の値および読み出しレイテンシの詳細は、『Virtex-6 FPGA Memory Interface Solutions User Guide』 (UG406) の「Read Latency」を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/ug406.pdf
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 34282 | MIG デザイン アシスタント - Virtex-6 のコアの機能 | N/A | N/A |
| 34393 | MIG Virtex-6 DDR2/DDR3 - パフォーマンス | N/A | N/A |