UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 35855

Virtex6 IODELAY- IODELAY データアウトに生じるジッタ量について

説明

IODELAY データアウトに生じるジッタ量を教えてください。

ソリューション

これは、信号パターンおよび HIGH_PERFORMANCE モードの設定によります。
クロック パターンの場合、IODELAY のジッタは HIGH_PERFORMANCE モードの設定に関係なくゼロです。
ランダム データ パターン (PRBS23) の場合、HIGH_PERFORMANCE モードが HIGH に設定されているとタップごとに +/- 5ps となり、FALSE に設定されているとタップごとに +/- 9ps となります。
AR# 35855
日付 05/28/2010
ステータス アーカイブ
種類 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT