UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 3590

Foundation XVHDL, CPLD:グローバル信号 (トライステート、セット/リセット、クロック) の設定方法

説明

キーワード:cpld,bidirectional,tristate,set,reset,GTS,GSR,双方向,トライステート,セット,リセット


重要度 :標準

概要:
CPLD デザインでは、グローバル属性を追加することで、信号をグローバル セット/リセット、出力イネーブル、またはクロックに割り当てることができます。
Foundation の XVHDL を使う場合、これはどのように設定しますか。
設定方法は、Foundation のヘルプに記載されています。

ソリューション

Foundation の Project Manager の [Help] メニューから [Foundation Help Contents] をクリックします。グローバル信号の属性に関する情報は、2 か所に記載されています。
1. [Techniques] → [CPLD Design Techniques] → [Global Net]:
クロック、トライステート、セット/リセット

2. [Reference] → [CPLD attribute] → [CPLD attributes used in VHDL files]:

属性は以下のように設定します。
-- BUFG 属性を宣言します。
attribute bufg:string;
-- グローバル クロックの場合:
attribute bufg of my_clock : signal is "CLK";
-- グローバル トライステート出力、出力イネーブルの場合
attribute bufg of my_enable :signal is "OE";
-- グローバル セット/リセットの場合
attribute bufg of my_reset :signal is "SR";
AR# 3590
作成日 03/06/1998
最終更新日 01/02/2000
ステータス アーカイブ
タイプ 一般