UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35903

12.1 EDK、UARTLite - ボー レートを高くし、クロック周波数を低くすると、UART のエラー レートが上がる

説明

ボー レートが特定のしきい値を超えるか、クロック レートが下がると、返されたデータのビット エラー レートが著しく大きくなります。この問題の原因は何ですか。

ソリューション

これについては、UARTLite データシートの表 2 の下にあるメモ 5 に説明されています。

システム クロック C_SPLB_CLK_FREQ_HZ が 10MHz で動作している場合、サンプル クロックを駆動する整数比は 5 です ([10/1.8432] を丸めた値)。UART Lite によりシステム クロックが 5 で分周され、2MHz のサンプル クロックが得られます。ボー レート エラーは (1.8432 - 2) /1.8432 => -8.5% となり、ほとんどの UART で許容範囲外となります。ボー レートを高くし、C_SPLB_CLK_FREQ_HZ を低くすると、UART Lite の生成されたボー レートでのエラーが大きくなります。ボー レート エラーの仕様には、要求されるレートの 5% 内であれば許容されると記述されています。

この動作は、UART16550 コアにも適用されます。

error_rate.xlsx をクリックし、Excel スプレッドシートをダウンロードしてください。これにより、C_SPLB_CLK_FREQ_HZ、BAUD レートから返されるエラー レートが算出されます。

メモ : Uartlite でサポートされる最大ボー レートは C_SPLB_CLK_FREQ_HZ / 16 です。

AR# 35903
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール 詳細 概略
IP
このページをブックマークに追加