UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 3594

Synplify - HDL で STARTUP ブロックのリセット (GSR/GR) ピンを反転する方法

説明

キーワード : GSR, GR, STARTUP, Verilog, VHDL, Synplify

重要度 : 標準

概要 :
XC4000E/X の GSR (グローバル セット/リセット)、または XC5200 の GR (グローバル リセット) を反転させる方法を教えてください。

メモ : XC3000 デバイスの場合は、グローバル リセット信号がデバイスの専用ピンに接続されています。 また、すべてのフリップフロップおよびラッチ は、コンフィギュレーション後 0 にリセットされます。

ソリューション

1

デフォルトでは、GSR/GR ピンはアクティブ High です。 VHDL または Verilog コードでこれらの信号の極性を変更するには、STARTUP ブロックの GSR/GR ピンに信号を供給しているネットへの反転をインスタンシエートするか、自動推論します。

この反転は、STARTUP ブロック内に吸収され、ファンクション ジェネレータでは反転が作成されません。

STARTUP ブロック には、この例で使用されている出力は含まれていないので、コンパイラで STARTUP ブロックが削除されないように、「noprune」プロパティがライブラリ ファイルで宣言されています。

Verilog デザインの GTS の詳細については、(Xilinx Answer 2370) を参照してください。

STARTUP ブロックの出力 (DONEIN、Q1Q4、Q3、Q2) の詳細については、(Xilinx Answer 1670) を参照してください。

2

XC4000 のアクティブ Low リセット (Verilog)
これは XC5200 にでも使用できるソリューションですが、STARTUP ブロックのリセット信号は「GR」とラベル付けされています。Synplify では、GSR 信号名がネットリストの GR にマップされます。

`include "/products/synplify.ver3_0/lib/xilinx/xc4000.v"

module use_active_low_gsr (reset);
input reset;

// the signal reset initializes all registers using the
// global STARTUP signal
STARTUP U1 (.GSR (!reset));

endmodule

3

XC4000 のアクティブ Low リセット (VHDL)
これは XC5200 にでも使用できるソリューションですが、STARTUP ブロックのリセット信号は「GR」とラベル付けされています。Synplify では、GSR 信号名がネットリストの GR にマップされます。

library IEEE;
use IEEE.std_logic_1164.all;
library xc4000;
use xc4000.components.all;

entity use_active_low_gsr is
port (
reset : in STD_LOGIC
);
end use_active_low_gsr;

architecture xilinx of use_active_low_gsr is

begin

-- the signal reset initializes all registers using the
-- global STARTUP signal
U1 : STARTUP port map (GSR => not(reset));

end xilinx;
AR# 3594
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般