UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35971

ISE 12.1 - 1 つだけ指定しても CompXLib で両方の言語がコンパイルされる

説明


compxlib を -l vhdl と -lib all、-lib EDK、または -lib オプションなしに実行すると、VHDL および Verilog ライブラリの両方が VHDL のみが指定されているときでもコンパイルされます。

なぜ両方の言語がコンパイルされるのですか。

ソリューション

Compxlib を実行して EDK シミュレーション ライブラリをコンパイルするとき、両方の言語がコンパイルされる必要があります。EDK シミュレーション ライブラリは混合言語で、一部のコアのみで単一言語となっているため、Verilog および VHDL プリミティブの両方をコンパイルする必要があります。
AR# 35971
日付 12/15/2012
ステータス アーカイブ
種類 一般
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • More
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • Less
このページをブックマークに追加