UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 36008

Virtex-6 FPGA Integrated Block Wrapper for PCI Express - ISE 12.1 および ISE 11.5 のソフトウェアを使用した場合に v1.3 および v1.3 rev 1 コアが ES (エンジニアリング サンプル) シリコン上で確実にリンクアップされない

説明

ISE 11.5 および ISE 12.1 ツールでは、MMCM キャリブレーション ブロックが挿入されるため、v1.3 または v1.3 rev 1 コアがリンクアップしない場合があります。この問題は、ML605 ボードおよび独自のボードで発生します。

ソリューション

この問題は v1.3 rev 2 パッチで修正されています。パッチについては、(ザイリンクス アンサー 34279) を参照してください。

改訂履歴
2010 年 8 月 10 日 - アンサー 34279 を追加
2010 年 7 月 1 日 - v1.3 rev 2 の情報を追加
2010 年 6 月 8 日 - 初期リリース

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33276 Virtex-6 FPGA Integrated Block Wrapper v1.3、v1.3 rev 2 for PCI Express - ISE Design Suite 12.1 でのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33276 Virtex-6 FPGA Integrated Block Wrapper v1.3、v1.3 rev 2 for PCI Express - ISE Design Suite 12.1 でのリリース ノートおよび既知の問題 N/A N/A
AR# 36008
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加