AR# 36049

PCI Express のデザイン アシスタント - TRN ユーザー アプリケーション インターフェイスに関する質問

説明

このアンサーでは、PCI Express 用のザイリンクス コアの TRN インターフェイスに関する質問を集めています。

メモ : このアンサーは、ザイリンクス PCI Express ソリューション センター (ザイリンクス アンサー 34536) の一部です。ザイリンクス PCI Express ソリューション センターでは、PCI Express に関する質問を解決するのに役立つ情報を掲載しています。PCIe でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス PCI Express ソリューション センターから情報を入手してください。

ソリューション


Virtex-6 x8 Gen 2 TRN インターフェイスのパケット ストラドルについては、(ザイリンクス アンサー 36075) を参照してください。
コアが Gen1 の速度にトレーニングされているのに Virtex-6 x8 Gen 2 TRN インターフェイスが使用される場合は、(ザイリンクス アンサー 37042) を参照してください。
TRN インターフェイスを介するレイテンシについては、(ザイリンクス アンサー 38542) を参照してください。
trn_tdst_rdy_n が恒久的にディアサートされる問題については、(ザイリンクス アンサー 38552) を参照してください。
Virtex-5 PCIe Block Plus コアで完了 TLP を受信する前に trn_tdst_rdy_n がディアサートされる問題については、(ザイリンクス アンサー 38661) を参照してください。
trn_terr_drop_n がアサートされる理由については、(ザイリンクス アンサー 34260) を参照してください。

改訂履歴
2011 年 7 月 30 日 - アンサー 38542、38552、38661、34260 を追加
2010 年 8 月 13 日 - 初版

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード

AR# 36049
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP