AR# 36075

PCI Express のデザイン アシスタント - パケット ストラドルを含む 128 ビット インターフェイス

説明

このアンサーでは 128 ビット インターフェイスとパケット ストラドルに関する質問を集めています。

メモ : このアンサーは PCI Express のザイリンクス ソリューション センタ (ザイリンクス アンサー 34536) から抜粋したもので、PCI Express のザイリンクス ソリューション センタには、PCIe に関するすべての質問が集められています。PCIe を使用した新規デザインを開始したり、問題をトラブルシュートする場合には、この PCIe のソリューション センタから正確な情報を入手してください。

ソリューション

x8 Gen 2 コアでは、128 ビットの TRN インターフェイスが使用されます。受信パケットは常に 128:121 ビットで開始されるわけではありませんが、128 ビットのほかの位置で開始される可能性はあります。これらのストラドル パケットは trn_trem_n バスを使用して割り込みができます。ストラドル パケットの読み出し方法に関する詳細は、コアのユーザー ガイド (UG517) の「Receiving Inbound Packets" 」セクションを参照してください。ユーザー ガイドの入手については、(ザイリンクス アンサー 35920) を参照してください。ユーザーがコアのストラドルを解除するオプションはありません。

改訂履歴
2010 年 08 月 13 日 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

AR# 36075
日付 03/04/2013
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP