UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 36174

PCI Express のデザイン アシスタント - 合成またはインプリメンテーションに関する質問

説明

このアンサーには、コアの合成またはインプリメンテーションに関する質問を集めています。

注記 : このアンサーは、PCI Express のザイリンクス ソリューション センター (ザイリンクス アンサー34536) の一部です。

ザイリンクス PCI Express ソリューション センターは、PCIe に関する質問を解決するのに役立つ情報を示します。

PCIe を使用したデザインを新しく作成する場合や、問題をトラブルシュートする場合には、この PCIe のソリューション センターから情報を入手してください。

ソリューション

ISE Project Navigator でのコアのインプリメンテーションについては、(ザイリンクス アンサー 35722) を参照してください。

Virtex-6 の PCIe Block、Spartan-6、および Virtex-5 の PCIe Block Plus デバイスの GTP/GTX ピン ロケーションの使用方法については、(ザイリンクス アンサー37517) を参照してください。 

ML605 ボードをターゲットにしていて次のようなエラー メッセージが表示される場合は、(ザイリンクス アンサー 37947) を参照してください。

ERROR:ConstraintSystem:59 - Constraint "core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[0].GTX" LOC"


コアの NGC を生成するのに使用する GUI オプションについては、(ザイリンクス アンサー 38625) を参照してください。

コアをリターゲットしたり再インプリメントしないでデバイス ID を変更する方法については、(ザイリンクス アンサー 40309) を参照してください。


改訂履歴
2010/08/13 - 初版

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード

AR# 36174
日付 03/11/2015
ステータス アクティブ
種類 ソリューション センター
IP
  • Endpoint Block Plus Wrapper for PCI Express
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
このページをブックマークに追加