UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 36291

MIG、MPMC、Spartan-6 MCB - 初期コンフィギュレーションでメモリ エラーが発生する

説明

Spartan-6 FPGA で MIG または MPMC メモリ コントローラーを使用すると、コンフィギュレーション後にメモリ エラー (データ エラー) が発生するか、または消費電力量が予測より高くなることがあります。

リコンフィギュレーションしなくてもシステムをリセットすれば、正しく機能するようになり、デバイスの消費電力が削減されます。

この動作は Spartan-6 SP601 ボードまたは SP601 に基づくカスタム ボードで見られます。

この問題は、システム内で次のすべての条件が満たされた場合にのみ発生します。

  • キャリブレートされた入力終端のオプションが有効になっている。
    このオプションは MIG の GUI で設定され、DDR、DDR2、および DDR3 のメモリ インターフェイスでのみ使用可能です。
     
  • HSWAPEN がグランドに接続され、コンフィギュレーション前にすべての I/O ピンの内部プルアップ抵抗が使用されている。
     
  • 抵抗分割ネットワークが Vref レールの作成に使用されている。
     
  • 1 つまたは複数のデカップリング キャパシタがその Vref レールに配置されている。

注記 : LPDDR ではキャリブレートされた入力終端は使用できず、Vref 規格は使用されません。

このため LPDDR ではこの問題は発生しません。

それ以外のすべての MCB メモリ規格では、上述の条件が満たされている場合にこの問題が発生する可能性があります。

ソリューション

概要

この問題は、デバイスのコンフィギュレーションが完了する前にボード上の Vref レールが意図した Vcco/2 の Vref レベルよりも高い値にプルアップされ、コンフィギュレーション完了後に Vref レールの電圧がこの高い値ままになることが原因で発生します。

これは、HSWAPEN ピンがグランドに接続され、多目的 Vref ピンを含むすべての I/O ピンの内部プルアップ抵抗がオンになっている場合に発生する可能性があります。

Vref 電源が電流をシンクできるレギュレータからではなく Vcco とグランド間にある単純抵抗分割器から供給されている場合、各 Vref ピンの内部プルアップ抵抗は、別のプルアップ抵抗を並列に追加することにより Vref レールを Vcco に近い値にプルアップします。

Spartan-6 がコンフィギュレーションされた後、Vref ピンを含むすべての I/O ピン内の HSWAPEN プルアップ抵抗はオフになりますが、Vref レールのキャパシタンスは放電されるまでこの高い電圧値を保持します。

この放電の時間は、抵抗分割器の RC 時間定数および使用されているデカップリング キャパシタによるレール上のキャパシタンスによって決まります。

Spartan-6 デザインで MCB コントローラー デザインが動作し始めるときに Vref レールの電圧値が高いと、キャリブレートされた入力終端回路が正しく動作しなくなる可能性があります。

この結果、すべての DQ および DQS ピンで不正な入力終端値が使用されます。

次の図に、コンフィギュレーション完了後 (DONE のアサート) の Vref の変化と、sys_rst を保持する推奨回避策を示しますす。




次の図に、SP601 ボードの Vref 抵抗分割器の回路図を示します。



コンフィギュレーション後、キャパシタの放電中に、MCB キャリブレーションが Vref 電圧を使用する RZQ/ZIO ピンの SSTL I/O 規格からずれることがあります。

これは、Vref が既に放電し安定しているソフト ロジック リセット後には発生しません。

SP605 では抵抗ネットワークではなく電圧レギュレータが使用されるので、この問題は発生しません。 

解決策

この問題を解決するには、コンフィギュレーション後 Vref が安定するまでリセットに保持します。


SP601 ボードのデザインの場合、このリセットを保持するようにコードを変更するのは理想的ではないので、コンフィギュレーション後に手動でリセットすると、キャリブレートされた入力終端および MCB 動作が正しいものになります。

アンサー レコード リファレンス

関連アンサー レコード

AR# 36291
日付 08/22/2014
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
ツール
  • EDK - 11.3
  • EDK - 11.4
  • EDK - 11.5
  • More
  • EDK - 12.1
  • ISE Design Suite - 12.1
  • Less
IP
  • MIG
  • Multi-Port Memory Controller (MPMC)
Boards & Kits
  • Spartan-6 FPGA SP601 Evaluation Kit
このページをブックマークに追加