UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 36372

12.1 PlanAhead - DIFF_SSTL15_T_DCI I/O 規格に対し複数の DRC エラーが出力される

説明


MIG デザインはエラーが発生することなくインプリメンテーションが完了しますが、PlanAhead にインポートして DRC チェックを実行すると、次のようなエラーが複数レポートされます。

''DCI Cascade 25{I/O Bank 25, I/O Bank 26} has multiple DCI I/O standards in a ''Split'' termination type. Only one DCI I/O standard is allowed in a cascade. The following DCI I/O standards were found: 1. "SSTL15_T_DCI": c0_ddr3_dq[0] c0_ddr3_dq[1] 2. "DIFF_SSTL15_T_DCI": c0_ddr3_dqs_p[0] c0_ddr3_dqs_n[0] c0_ddr3_dqs_p[1] c0_ddr3_dqs_n[1] c0_ddr3_dqs_p[2]"

この問題の原因は何ですか。

ソリューション


これは、PlanAhead の既知の問題で、特定の I/O 規格 (DIFF_SSTL15_T_DCI など) でエラーが発生します。 デザインには問題がありません。

デザインでインプリメンテーションが完了する限り、このエラーを無視できます。

この問題は、12.2 の PlanAhead リリースで修正されています。この問題を避けるには、最新版のソフトウェアにアップグレードしてください。
AR# 36372
日付 09/28/2010
ステータス アクティブ
種類 既知の問題
ツール
  • PlanAhead - 12.1
このページをブックマークに追加