問題の発生したバージョン : 1.1、v2.1
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 45702)
『Spartan-6 FPGA Endpoint Block for PCI Express User Guides』 (UG564 および UG672) には、ユーザーがインプリメントするオプションのコンフィギュレーション空間レジスタの開始アドレスはカスタマイズ可能であると記載されています。
しかし CORE Generator の GUI ではカスタマイズできません。
これらのユーザー空間レジスタをインプリメントする方法を教えてください。
これらの開始アドレスはカスタマイズできません。ハードコード化されている値です。
オプションのコンフィギュレーション空間レジスタを有効にした場合、開始アドレスおよび終了アドレスは次のようになります。
有効にすると、これらの範囲内の任意のコンフィギュレーション アクセスに応答する必要があります。
インプリメントしない場合、0x00000000 のデータで完了応答する必要があります。
また、PCIe 拡張範囲を有効にするには、DSN 機能を有効にする必要があります。
改訂履歴
2012/01/18 - (ザイリンクス アンサー 45702) への参照を追加
2011/07/06 - 2.3 リリース用に更新
2010/12/24 - 2.2 リリース用に更新
2010/10/05 - 初版
注記 : 「問題の発生したバージョン」は問題が最初に発生したバージョンを指します。
問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
37939 | Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.1 で修正された問題 | N/A | N/A |
37938 | Spartan-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - リリース ノートおよび既知の問題 | N/A | N/A |
39371 | Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.2 で修正された問題 | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
45702 | Spartan-6 FPGA Integrated Block for PCI Express - AXI インターフェイスのすべてのバージョンのリリース ノートおよび既知の問題 | N/A | N/A |
39371 | Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.2 で修正された問題 | N/A | N/A |
37939 | Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.1 で修正された問題 | N/A | N/A |
37938 | Spartan-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - リリース ノートおよび既知の問題 | N/A | N/A |
AR# 36416 | |
---|---|
日付 | 10/16/2014 |
ステータス | アクティブ |
種類 | 既知の問題 |
デバイス | |
ツール | |
IP |