AR# 36431

|

MIG/MPMC Spartan-6 MCB - デザインで使用すべき PLL ロケーション

説明


MIG/MPMC MCB デザインでは必須デザイン クロックの作成に PLL が使用されます。ISE インプリメンテーション ツールで PLL 入力クロックの I/O ロケーションに基づき PLL のロケーションが自動的に選択され配置されます。インプリメンテーション ツールで、Spartan-6 クロック リージョンに従っていますが、MCB に対し好ましいロケーションが選択されていない場合があります。PLL の好ましいロケーションはどれですか。またそれを選択するには、どのようにインプリメンテーション ツールを設定すればよいでしょうか。

メモ : このアンサーで説明している PLL ロケーションは、すべての Spartan-6 デバイスに一般的に推奨されているものです。大型の Spartan-6 デバイス (LX75、LX75T、LX100、LX100T、LX150、LX150T) をターゲットにしている MCB デザインの場合は、VCCINT の変動に対してマージンを最大値にするため、特定の PLL ロケーションを選択してください (以下参照)。今後の ISE リリースで、推奨 PLL ロケーションが選択できるようになる予定です。当面の間は、手動で PLL ロケーションをロックしてください。このアンサーでは、推奨される PLL およびそのロケーションの固定方法について説明します。

ソリューション


MCB デザインに推奨される PLL ロケーション

Spartan-6 の PLL はデバイスの中央列に沿って配置されています。この列の真ん中にある PLL が MCB デザインに適していることが特性化中に分かっています。テスト段階で、ほかの PLL ロケーションと比較すると、この中央の PLL でのジッタ、クロック スキュー、およびデューティ サイクルの歪みの値は良好であることが分かっています。このため、VCCINT の変動に対するマージンを最も高くすることが可能です。MCB デザインで小型の Spartan-6 デバイスを使用している場合、追加ジッタ、クロック スキュー、およびデューティ サイクルの歪みをカバーするのに十分なマージンがあります。しかし、デバイスが大きいほど、クロックの劣化が大きくなり必要なマージン値が低くなっていきます。このため、マージン値を最も高くするため、すべての Spartan-6 MCB デザイン、特に 大型 Spartan-6 (LX75、LX75T、LX100、LX100T、LX150、LX150T) を使用した MCB デザインには、できる限り中央の PLL を使用してください。

PLL はクロックのトップ リージョンボトム リージョンに分割されているので、PLL 入力クロックの I/O がトップとボトムのどちらにあるのか、またターゲットにしている Spartan-6 デバイスによって、どの PLL ロケーションを選択すべきなのかは変わってきます。

LX9、LX16、LX25 および LX25T に適した PLL ロケーション :

これらの小型 Spartan-6 デバイスには PLL が 2 つしかありません (トップに 1 つ、ボトムに 1 つ)。このため、インプリメンテーション ツールで選択される PLL はこの 2 つのうち使用可能なロケーションが使用されます。

LX45 および LX45T に適した PLL ロケーション :

これらの中型 Spartan-6 デバイスには PLL が 4 つあります (トップに 2 つ、ボトムに 2 つ)。これら 4 つのうち中央にある PLL が MCB に適しています。
  • クロック入力がデバイスのトップにある場合は、PLL_ADV_X0Y2 が適しています。
  • クロック入力がデバイスのトップにある場合は、PLL_ADV_X0Y1 が適しています。

LX75、LX75T、LX100、LX100T LX150、LX150T に適した PLL ロケーション :

これら大型 Spartan-6 デバイスには PLL が 6 つあります (トップに 3 つ、ボトムに 3 つ)。これら 6 つのうち中央にある PLL が MCB に適しています。
  • クロック入力がデバイスのトップにある場合は、PLL_ADV_X0Y3 が適しています。
  • クロック入力がデバイスのボトムにある場合は、PLL_ADV_X0Y2 が適しています。

PLL の選択を確実にするための MIG/MPMC デザイン変更

好ましいまたは必須の PLL ロケーションが ISE インプリメンテーション ツールで選択されるようにするには、LOC 制約を PLL に設定する必要があります。LOC 制約を追加するには、example_design/par/example_top.ucf または user_design/par/core_name.ucf を開いて該当する LOC 制約を追加します。

例 :
INST "memcx_infrastructure_inst/u_pll_adv" LOC = "PLL_ADV_X0Y2";

メモ : memcx の「x」はデザインのインスタンス名の数に置き換えます (例 : - memc3_infrastructure_inst/u_pll_adv)。

メモ : 上記のXxYx ロケーションは単なる例です。このアンサーの MCB デザインに適した PLL ロケーションのセクションで説明されているガイドラインに沿って該当する値に変更します。

その他の情報 :
  • MIG デザインのクロッキング構造についてはUG388の「Designing with the MCB」 -> 「Clocking」のセクションを参照してください。
  • Spartan-6 のクロック リージョンのついては、UG382の「Clock Resources」 → 「Input Resources」 → 図1-7 「Spartan-6 FPGA Clock Pin Layout」を参照してください。
  • 各 Spartan-6 デバイスで使用可能な PLL およびその BUFPLL_MCB への接続については、UG382 の表 3-1「PLLs with Direct Connections to BUFPLL」を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

AR# 36431
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
IP
People Also Viewed