AR# 36475

|

MIG v3.0-3.4、Spartan-6 MCB - 「ERROR:HDL Compiler:432 occurs when running MIG output」というエラー メッセージが表示される

説明


Spartan-6 の MIG 3.0 ~ 3.4 デザインを ISE 12.2 で合成まで実行すると、次のようなエラー メッセージが表示されます。
 

ERROR:HDLCompiler:432 - "Mig_v3_4/user_design/rtl/memc1_infrastructure.vhd" Line 293: has no actual or default value.
gclk is declared here locked is declared here


ERROR:HDLCompiler:854 - "Mig_v3_4/user_design/rtl/memc1_infrastructure.vhd" Line 102: Unit ignored due to previous errors.
VHDL file Mig_v3_4/user_design/rtl/memc1_infrastructure.vhd ignored due to errors


これらのエラーが発生するのはなぜですか。

ソリューション


MIG デザインでは、MCB のクロッキング構造に BUFPLL_MCB コンポーネントを使用します。

この BUFPLL_MCB コンポーネントには ISE 12.2 でポートが追加されました。

このモデル変更のため、MIG v3.5 (ISE 12.2 リリース) より前に生成された MIG RTL では追加ポートが接続されず、合成中に上記のエラーが発生します。

MIG v3.5 デザインは ISE 12.2 ツールで実行する必要があります。

BUFPLL_MCB の変更に関する詳細は、(ザイリンクス アンサー 35976) を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35180 Spartan-6 - 12.4 ソフトウェアの Spartan-6 FPGA に関する既知の問題 N/A N/A
AR# 36475
日付 09/03/2014
ステータス アクティブ
種類 一般
デバイス
IP
People Also Viewed