UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 36552

Virtex-6 FPGA Integrated Block Wrapper v1.3 for PCI Express - ISE Design Suite 12.1 用の v1.3 Rev 2 パッチ

説明


このパッチは、Virtex-6 FPGA Integrated Block Wrapper v1.3 for PCI Express 用です。ISE Design Suite 12.1 にインストールする v1.3 rev 2 パッチであり、次の問題を修正します。

CR 558043 : リンク トレーニング エラー
コールド ブートした場合にリンクがトレーニングされない、または Gen 2 スピードになる問題を修正しました (Rev 2)。

CR 543565 : MMCM VCO を 500MHz から 1000MHz に変更
MMCM の新しい要件に準拠するため、MMCM VC0 設定を 500MHz から 1000MHz に変更しました (Rev 1)。

CR 551390 : HDL コンパイラの警告を修正
コアの生成中に HDL コンパイラの警告メッセージが表示されていた問題を修正しました (Rev 1)。

CR 558536 : エンドポイント コンフィギュレーションでの [Disable Lane Reversal] の設定
CES エラッタに基づき、エンドポイント コンフィギュレーションの [Disable Lane Reversal] 属性が FALSE に設定されました (Rev 1)。

このパッチには、v1.3 rev 1 パッチ (ザイリンクス アンサー 35422) の修正も含まれているので、インストールする必要があるのはこのパッチのみです。

v1.3 のその他の既知の問題は、(ザイリンクス アンサー 33276) を参照してください。

ソリューション


このパッチをダウンロードするには、(ザイリンクス アンサー 34279) を参照してください。このアンサーには、Virtex-6 FPGAIntegrated Block Wrapper のすべてのアップデートがリストされています。

改訂履歴
2010 年 7 月 1 日 - 初期リリース

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33276 Virtex-6 FPGA Integrated Block Wrapper v1.3、v1.3 rev 2 for PCI Express - ISE Design Suite 12.1 でのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35422 Virtex-6 FPGA Integrated Block Wrapper for PCI Express - ISE Design Suite 12.1 用の v1.3 Rev 1 パッチ N/A N/A
AR# 36552
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加