UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 36575

MIG v3.0-3.5、Spartan-6 MCB - リフレッシュ周期が長すぎる

説明

DDR SDRAM メモリの JEDEC 規格には、7.8 ミクロ秒のリフレッシュ レートに準拠しなければならないとあります。

テストでは、MCB のリフレッシュ レートは 7.85 ミクロ秒でした。

JEDEC 規格のリフレッシュ レートに準拠させるため、この値を変更する必要があります。

このアンサーでは、この必要な変更について説明します。

ソリューション

回避策 :

この問題を解決するには、リフレッシュ周期を低い値に変更する必要があります。

手順 1 - リフレッシュ カウンタから 25 を差し引きます。

テストで、周期計算から 25 を引くと、7.8 ミクロ秒になりました。

リフレッシュ周期を低い値にするには、mcb_raw_wrapper.v/.vhd で提供されている MEM_REFI_VAL 計算を変更します。

次の例は Verilog 用ですが、VHDL の場合も同じような変更を行います。

変更前 :

localparam MEM_REFI_VAL = ((C_MEM_TREFI + C_MEMCLK_PERIOD -1) /C_MEMCLK_PERIOD);


変更後 :

localparam MEM_REFI_VAL = ((((C_MEM_TREFI + C_MEMCLK_PERIOD -1) /C_MEMCLK_PERIOD)) 25);




手順 2 - tRFC 違反を避けます。

リフレッシュ カウンタから 25 を差し引くだけで tRFC 違反が発生します。

この違反を避けるには、最上位パラメータ C_MEM_TZQINIT_MAXCNT に時間を追加する必要があります。

このパラメータは memcx_wrapper.v/.vhd で設定します。

次の例は Verilog 用ですが、VHDL の場合も同じような変更を行います。

変更前 :

localparam C_MEM_TZQINIT_MAXCNT      = 10'd512;


変更後 :

localparam C_MEM_TZQINIT_MAXCNT      = 10'd512 + 10'd16;   // 16 clock cycles are added to avoid trfc violations


上記の変更は ISE 12.3 でリリースされる MIG 3.6 に含められる予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
36211 MIG v3.5 - ISE Design Suite 12.2 でのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35180 Spartan-6 - 12.4 ソフトウェアの Spartan-6 FPGA に関する既知の問題 N/A N/A
AR# 36575
日付 08/21/2014
ステータス アクティブ
種類 一般
デバイス
IP
このページをブックマークに追加