UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 36633

PCI Express のデザイン アシスタント - コンフィギュレーション後に BAR の値を確認する方法

説明

コンフィギュレーション後に BAR の値を確認するにはどうすればよいでしょうか。

メモ : このアンサーは PCI Express ザイリンクス ソリューション センタ(ザイリンクス アンサー 34536) の一部です。PCI Express のザイリンクス ソリューション センタでは PCIe に関する質問に対する回答を一覧できます。PCIe でデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス PCI Express ソリューション センタから情報を入手してください。

ソリューション

リセット後、BAR レジスタは、メモリ BAR のビット 31:4 および I/O BAR のビット 31:2 ですべてゼロになっています。各ケースの下位ビットには特別な意味があり、BAR コンフィギュレーションによって 1 または 0 の値になっています。BAR の動作についての詳細は、『PCI Local Bus Specification』の第 6 章を参照してください。

リンクがトレインされ、BIOS でのデバイス エミュレーションとコンフィギュレーションの後、各エンドポイントの BAR の開始アドレスを確認することができます。この確認方法には 2 通りあります。

ハードウェアで PCITree や lspci などのツールを使用してリンク ステータス レジスタの内容を読み出します。これらのソフトウェア ツールの詳細は、(ザイリンクス アンサー 34806) を参照してください。BAR は 0x10 から 0x24 のコンフィギュレーション アドレス オフセットにあります。

コアのコンフィギュレーション アクセス ポートを使用して BAR レジスタの内容を富みだすこともできます。このポートの使用方法については、コアのユーザー ガイドを参照してください。該当するユーザー ガイドの入手方法については、(ザイリンクス アンサー 35920) を参照してください。

一般的には、デザインの平常操作を行う場合にはこの情報は必要ありません。コアによりすべての BAR デコーディングが行われ、BAR に問題があったり、TLP パケットにゼロからのオフセットとして処理される可能性のあるアドレスが含まれている場合は、ユーザー アプリケーションに報告されます。



改訂履歴
2010 年 08 月 13 日 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

AR# 36633
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加