UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 36677

Virtex-6 FPGA Integrated Block Wrapper v1.3 rev 2 および v1.5 for PCI Express - MGT 設定のアップデート

説明

このアンサーでは、v1.3 rev 2 コアおよび v1.5 コアでアップデートされた MGT パラメータの設定について説明します。これらの新しい設定により、リンクがより安定します。新しい設定は、ES および製品シリコンの両方で使用できます。ES シリコンを使用している場合は、ISE ソフトウェア 12.1 以降およびコア バージョン v1.3 rev 2 を使用してください。製品シリコンを使用している場合は、ISE ソフトウェア 12.1 以降およびコア バージョン 1.5 以降を使用してください。

ソリューション

生成されたコアの source ディレクトリにある gtx_wrapper_v6.v[hd] ファイルで、パラメータを次のように変更します。

BIAS_CFG17'h00000
RX_EYE_OFFSET8'h4C
RXEQMIX10'b0110000011
PMA_RX_CFG25'h05CE008
DFECLKDLYADJ6'd0
DFETAP15'd0
DFETAP25'd0
DFETAP34'd0
DFETAP44'd0


クロックが非同期の場合は、PM_RX_CFG を 25'h05CE049 に変更してください。クロックの詳細は、(ザイリンクス アンサー 18329) を参照してください。

改訂履歴
2010 年 7 月 20 日 - 非同期設定を修正
2010 年 7 月 8 日 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

AR# 36677
日付 05/19/2012
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
IP
このページをブックマークに追加