このアンサーは LogiCORE IP CPRI コアのリリース ノートで、次の情報が記載されています。
インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。
LogiCORE IP CPRI v6.1
アップデート
デザイン ツールのバージョン 14.4/2012.4 用に、このコアはアップデートされています。
新機能
ISE Design Suite
Vivado Design Suite
デバイス サポート
ISE Design Suite
このリリースのコアでは、次のデバイス ファミリがサポートされます。
次のデバイスで 3072.0Mb/s までのライン レートでの動作をサポート :
次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :
次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :
次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :
6144.0 Mb/s をサポートする CPRI コアは、スピード グレード -1 および -2L の Kintex-7、Virtex-7、Zynq-7000 デバイスで 4 バイト データパスを使用します。これは、4 バイトの内部トランシーバーおよびデータパスを使用できるようにするためで、これらのデバイスで 5Gb/s を超えるスピードで実行するのに必要になります。9830.4 Mb/s をサポートし、また Artix-7 デバイスにインプリメントされているコアもすべて、4 バイト データパスを使用します。詳細は Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。
Vivado Design Suite
このリリースのコアでは、次のデバイス ファミリがサポートされます。
次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :
次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :
次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :
6144.0 Mb/s をサポートする CPRI コアは、スピード グレード -1 および -2L の Kintex-7、Virtex-7、Zynq-7000 デバイスで 4 バイト データパスを使用します。これは、4 バイトの内部トランシーバーおよびデータパスを使用できるようにするためで、これらのデバイスで 5Gb/s を超えるスピードで実行するのに必要になります。9830.4 Mb/s をサポートし、また Artix-7 デバイスにインプリメントされているコアもすべて、4 バイト データパスを使用します。詳細は Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。
既知の問題
ISE Design Suite
v6.1 のリリース時点での既知の問題は、次のとおりです。
Vivado Design Suite
v6.1 のリリース時点での既知の問題は、次のとおりです。
LogiCORE CPRI v5.2
アップデート
「デバイス サポート」セクションは 14.3/2012.3 バージョンに合わせてアップデートされています。6144.0 Mb/s で動作するために 4 バイトの内部トランシーバー パスを必要とするデバイス リストに、スピードグレード -1 の Kintex-7 および Virtex-7 FPGA が追加されました。
新機能
ISE Design Suite
Vivado Design Suite
デバイス サポート
ISE Design Suite
このリリースのコアでは、次のデバイス ファミリがサポートされます。
次のデバイスで 3072.0Mb/s までのライン レートでの動作をサポート :
次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :
次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :
次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :
Artix-7 を除くすべてのデバイスで、3072.0Mb/s、4915.2Mb/s、および 6144.0Mb/s をサポートする CPRI コアは、2 バイトの内部トランシーバー データパスを使用します。このため -1、-2L、-2G、-2LE の Virtex-7および Kintex-7 デバイスのサポートが制限されます。詳細は、Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。 9830.4Mb/s をサポートするコアおよび Artix-7 デバイスにインプリメントされたコアは、4 バイトの内部トランシーバー データパスを使用します。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。
Vivado Design Suite
このリリースのコアでは、次のデバイス ファミリがサポートされます。
次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :
次のデバイスで6144.0Mb/s までのライン レートでの動作をサポート :
次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :
Artix-7 を除くすべてのデバイスで、3072.0Mb/s、4915.2Mb/s、および 6144.0Mb/s をサポートする CPRI コアは、2 バイトの内部トランシーバー データパスを使用します。このため -1、-2L、-2G、-2LE の Virtex-7および Kintex-7 デバイスのサポートが制限されます。詳細は、Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。 9830.4Mb/s をサポートするコアおよび Artix-7 デバイスにインプリメントされたコアは、4 バイトの内部トランシーバー データパスを使用します。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。
既知の問題
ISE Design Suite
v5.2 のリリース時点での既知の問題は、次のとおりです。
Vivado Design Suite
v5.2 のリリース時点での既知の問題は、次のとおりです。
LogiCORE IP CPRI v5.1
新機能
ISE Design Suite
Vivado Design Suite
デバイス サポート
ISE Design Suite
このリリースのコアでは、次のデバイス ファミリがサポートされます。
次のデバイスで 3072.0Mb/s までのライン レートでの動作をサポート :
次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :
次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :
次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :
3072.0Mb/s、4915.2Mb/s、および 6144.0Mb/s をサポートする CPRI コアは、2 バイトの内部トランシーバー データパスを使用します。このため -1、-2L、-2G、-2LE の Virtex-7および Kintex-7 デバイスのサポートが制限されます。詳細は Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。9830.4Mb/s をサポートするコアは、4 バイトの内部トランシーバー データパスを使用します。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。
Vivado Design Suite
このリリースのコアでは、次のデバイス ファミリがサポートされます。
次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :
次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :
次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :
3072.0Mb/s、4915.2Mb/s、および 6144.0Mb/s をサポートする CPRI コアは、2 バイトの内部トランシーバー データパスを使用します。このため -1、-2L、-2G、-2LE の Virtex-7および Kintex-7 デバイスのサポートが制限されます。詳細は Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。9830.4Mb/s をサポートするコアは、4 バイトの内部トランシーバー データパスを使用します。選択デバイスが動作することを確認するにはザイリンクスまでお問い合わせください。
修正点
ISE Design Suite
既知の問題
ISE Design Suite
v5.1 のリリース時点での既知の問題は、次のとおりです。
Vivado Design Suite
v5.1 のリリース時点での既知の問題は、次のとおりです。
LogiCORE IP CPRI v4.1 Rev 1
(ザイリンクス アンサー 45939) - Virtex-7 および Kintex-7 FPGA ES での CPRI コアの動作速度を最速で 9.830 Gbps にするための Rev1 パッチ
新機能
デバイス サポート
修正点
(ザイリンクス アンサー 44010) - GTXE2_COMMON 使用モデルの変更
既知の問題
7 シリーズの既知の問題
(ザイリンクス アンサー 44011) - IBUFDS_GTE2 使用モデルの変更
(ザイリンクス アンサー 44012) - TXOUTCLK および RXOUTCLK ポートの制限
(ザイリンクス アンサー 44215) - 送受信両方のエラスティック バッファーをトランシーバーでイネーブルにするべきか
LogiCORE IP CPRI v4.1
新機能
デバイス サポート
修正点
既知の問題
(ザイリンクス アンサー 40946) - 異なるライン レートのデュアル コア IP コンフィギュレーションをサポートする Spartan-6 の最小デバイスはどれか
(ザイリンクス アンサー 42626) - ISE Design Suite 13.2 での GTXE2_Common Wrapper のポート変更
(ザイリンクス アンサー 42819) - CORE Generator で Virtex-7 XT ファミリをターゲットにできるか
(ザイリンクス アンサー 42820) - 「ERROR:Bitgen:342 - This design contains pins which are not constrained (LOC) to a specific location or have an undefined I/O Standard (IOSTANDARD)」というエラー メッセージが表示される
(ザイリンクス アンサー 43764) - EDK ベースの CPRI および CPRI Multi-hop のリファレンス デザインの入手方法
(ザイリンクス アンサー 39430) - Virtex-6 GTX トランシーバー - Delay Aligner のエラッタおよび回避策
7 シリーズの既知の問題
(ザイリンクス アンサー 44010) - GTXE2_COMMON 使用モデルの変更
(ザイリンクス アンサー 44011) - IBUFDS_GTE2 使用モデルの変更
(ザイリンクス アンサー 44012) - TXOUTCLK および RXOUTCLK ポートの制限
(ザイリンクス アンサー 44215) - 送受信両方のエラスティック バッファーをトランシーバーでイネーブルにするべきか
LogiCORE IP CPRI v3.2 の新機能
修正点
既知の問題
LogiCORE IP CPRI v3.2 は、Virtex-6 および Spartan-6 FPGA ではプリプロダクションであり、完全にはハードウェア検証されていません
(ザイリンクス アンサー 43764) - EDK ベースの CPRI および CPRI Multi-hop のリファレンス デザインの入手方法
(ザイリンクス アンサー 37455) - Virtex-6 で TXRESETDONE がアサートされない。またコアが同期化しないか、または stat_code = 0010 で停止してしまう
(ザイリンクス アンサー 39992) - GTX トランシーバーの Delay Aligner のエラッタおよび回避策
(ザイリンクス アンサー 40541) - Spartan-6 の 9K BRAM 問題のコアへの影響
(ザイリンクス アンサー 40946) - 異なるライン レートのデュアル コア IP コンフィギュレーションをサポートする Spartan-6 の最小デバイスはどれか
(ザイリンクス アンサー 43764) - EDK ベースの CPRI および CPRI Multi-hop のリファレンス デザインの入手方法
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
36968 | LogiCORE CPRI v3.1 - 12.1 でのリリース ノートおよび既知の問題 | N/A | N/A |
33310 | LogiCORE CPRI v2.3 - Release Notes and Known Issues for 11.3 | N/A | N/A |
32757 | LogiCORE CPRI v2.2 - Release Notes and Known Issues for 11.2 | N/A | N/A |
30060 | LogiCORE CPRI v1.2 - 10.1 IP アップデート 0 (10.1_IP0) のリリース ノートおよび既知の問題 | N/A | N/A |
29162 | LogiCORE CPRI v1.1 - Release Notes and Known Issues for 9.2i IP Update 1 (9.2i_IP1) | N/A | N/A |
54473 | LogiCORE IP CPRI コア - Vivado 2013.1 以降のバージョンのリリース ノートおよび既知の問題 | N/A | N/A |
AR# 36969 | |
---|---|
日付 | 04/30/2014 |
ステータス | アーカイブ |
種類 | リリース ノート |
IP |