AR# 36969

LogiCORE IP CPRI - リリース ノートおよび既知の問題

説明

このアンサーは LogiCORE IP CPRI コアのリリース ノートで、次の情報が記載されています。

  • 新機能
  • デバイス サポート
  • 修正点
  • 既知の問題
  • 以前のバージョンのコアのリリース ノート

インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。

Vivado バージョンの CPRI コアについては、(ザイリンクス アンサー 54473) を参照してください。

ソリューション

LogiCORE IP CPRI v6.1

アップデート

デザイン ツールのバージョン 14.4/2012.4 用に、このコアはアップデートされています。

新機能

ISE Design Suite

  • ISE 14.4 デザイン ツールをサポート
  • 6.144 Mb/s 対応のコアで、4 バイト データ パスのサポートを追加

Vivado Design Suite

  • Vivado 2012.4 デザイン ツールをサポート
  • 6.144 Mb/s 対応のコアで、4 バイト データ パスのサポートを追加
  • Vivado ツールで、ブロック レベルのデザインを最上位としてリリース

デバイス サポート

ISE Design Suite

このリリースのコアでは、次のデバイス ファミリがサポートされます。

次のデバイスで 3072.0Mb/s までのライン レートでの動作をサポート :

  • すべての 7 シリーズ デバイス
  • Virtex-6 デバイス
    • Virtex-6 CXT/LXT/SXT/HXT
    • Virtex-6 低消費電力 (-1L) LXT/SXT
  • Spartan-6 デバイス
    • Spartan-6 (スピード グレード -3) LXT
  • Virtex-5 デバイス
    • Virtex-5 LXT/SXT/TXT/FXT (LX30T またはそれ以上のパーツ)

次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :

  • すべての 7 シリーズ デバイス
  • Virtex-6 デバイス
    • Virtex-6 LXT/SXT/HXT
    • Virtex-6 低消費電力 (-1L) LXT/SXT

次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -1/-2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -1/-2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。
  • Artix-7 デバイス
    • Artix-7 (スピード グレード -2 以上)
  • Zynq デバイス
    • Zynq (スピード グレード -1/-2/-3)
  • Virtex-6 デバイス
    • Virtex-6 (スピード グレード -2 以上) LXT/SXT/HXT

次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。
  • Zynq デバイス
    • Zynq (スピード グレード -2/-3)

6144.0 Mb/s をサポートする CPRI コアは、スピード グレード -1 および -2L の Kintex-7、Virtex-7、Zynq-7000 デバイスで 4 バイト データパスを使用します。これは、4 バイトの内部トランシーバーおよびデータパスを使用できるようにするためで、これらのデバイスで 5Gb/s を超えるスピードで実行するのに必要になります。9830.4 Mb/s をサポートし、また Artix-7 デバイスにインプリメントされているコアもすべて、4 バイト データパスを使用します。詳細は Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。

Vivado Design Suite

このリリースのコアでは、次のデバイス ファミリがサポートされます。

次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :

  • すべての 7 シリーズ デバイス

次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -1/-2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -1/-2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。
  • Artix-7 デバイス
    • Artix-7 (スピード グレード -2 以上)

次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。

6144.0 Mb/s をサポートする CPRI コアは、スピード グレード -1 および -2L の Kintex-7、Virtex-7、Zynq-7000 デバイスで 4 バイト データパスを使用します。これは、4 バイトの内部トランシーバーおよびデータパスを使用できるようにするためで、これらのデバイスで 5Gb/s を超えるスピードで実行するのに必要になります。9830.4 Mb/s をサポートし、また Artix-7 デバイスにインプリメントされているコアもすべて、4 バイト データパスを使用します。詳細は Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。

既知の問題

ISE Design Suite

v6.1 のリリース時点での既知の問題は、次のとおりです。

  • Artix-7 デバイス (GTPE2 トランシーバー) および Virtex-7 デバイス (GTHE2 トランシーバー) にインプリメントされているコアには、変更されたリセット シーケンスが必要です。このリセット シーケンスはコアのトランシーバー ラッパー ファイルにインプリメントする必要があります。詳細は、Artix-7 デバイスの場合は (ザイリンクス アンサー 53561) を、Virtex-7 デバイスの場合は (ザイリンクス アンサー 53779) を参照してください。
  • Virtex-7 および Kintex-7 FPGA での 9.8Gb/s での動作は、XFI の電気仕様を使用した XFP、または SFI 電気仕様を使用した SFP+ 光学モジュールに直接接続することによりサポートされます。

Vivado Design Suite

v6.1 のリリース時点での既知の問題は、次のとおりです。

  • Artix-7 デバイス (GTPE2 トランシーバー) および Virtex-7 デバイス (GTHE2 トランシーバー) にインプリメントされているコアには、変更されたリセット シーケンスが必要です。このリセット シーケンスはコアのトランシーバー ラッパー ファイルにインプリメントする必要があります。詳細は、Artix-7 デバイスの場合は (ザイリンクス アンサー 53561)} を、Virtex-7 デバイスの場合は (ザイリンクス アンサー 53779) を参照してください。
  • Virtex-7 および Kintex-7 FPGA での 9.8Gb/s での動作は、XFI の電気仕様を使用した XFP、または SFI 電気仕様を使用した SFP+ 光学モジュールに直接接続することによりサポートされます。

LogiCORE CPRI v5.2

アップデート

「デバイス サポート」セクションは 14.3/2012.3 バージョンに合わせてアップデートされています。6144.0 Mb/s で動作するために 4 バイトの内部トランシーバー パスを必要とするデバイス リストに、スピードグレード -1 の Kintex-7 および Virtex-7 FPGA が追加されました。

新機能

ISE Design Suite

  • ISE 14.2 デザイン ツールをサポート
  • Artix-7 および Zynq デバイスのサポートを追加
  • 7 シリーズ デバイスの FPGA に速度変更 DRP 書き込みおよび読み出しをインプリメント

Vivado Design Suite

  • 2012.2 デザイン ツールをサポート
  • Artix-7 および Zynq デバイスのサポートを追加
  • 7 シリーズ デバイスの FPGA に速度変更 DRP 書き込みおよび読み出しをインプリメント

デバイス サポート

ISE Design Suite

このリリースのコアでは、次のデバイス ファミリがサポートされます。 

次のデバイスで 3072.0Mb/s までのライン レートでの動作をサポート :

  • すべての 7 シリーズ デバイス
  • Virtex-6 デバイス
    • Virtex-6 CXT/LXT/SXT/HXT
    • Virtex-6 低消費電力 (-1L) LXT/SXT
  • Spartan-6 デバイス
    • Spartan-6 (スピード グレード -3) LXT
  • Virtex-5 デバイス
    • Virtex-5 LXT/SXT/TXT/FXT (LX30T またはそれ以上のパーツ)

次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :

  • すべての 7 シリーズ デバイス
  • Virtex-6 デバイス
    • Virtex-6 LXT/SXT/HXT
    • Virtex-6 低消費電力 (-1L) LXT/SXT

次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -1/-2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -1/-2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。
  • Artix-7 デバイス
    • Artix-7 (スピード グレード -2 以上)
  • Zynq デバイス
    • Zynq (スピード グレード -1/-2/-3)
  • Virtex-6 デバイス
    • Virtex-6 (スピード グレード -2 以上) LXT/SXT/HXT

次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。
  • Zynq デバイス
    • Zynq (スピード グレード -2/-3)

Artix-7 を除くすべてのデバイスで、3072.0Mb/s、4915.2Mb/s、および 6144.0Mb/s をサポートする CPRI コアは、2 バイトの内部トランシーバー データパスを使用します。このため -1、-2L、-2G、-2LE の Virtex-7および Kintex-7 デバイスのサポートが制限されます。詳細は、Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。 9830.4Mb/s をサポートするコアおよび Artix-7 デバイスにインプリメントされたコアは、4 バイトの内部トランシーバー データパスを使用します。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。


Vivado Design Suite

このリリースのコアでは、次のデバイス ファミリがサポートされます。

次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :

  • すべての 7 シリーズ デバイス

次のデバイスで6144.0Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -1/-2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -1/-2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。
  • Artix-7 デバイス
    • Artix-7 (スピード グレード -2 以上)

次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。

Artix-7 を除くすべてのデバイスで、3072.0Mb/s、4915.2Mb/s、および 6144.0Mb/s をサポートする CPRI コアは、2 バイトの内部トランシーバー データパスを使用します。このため -1、-2L、-2G、-2LE の Virtex-7および Kintex-7 デバイスのサポートが制限されます。詳細は、Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。 9830.4Mb/s をサポートするコアおよび Artix-7 デバイスにインプリメントされたコアは、4 バイトの内部トランシーバー データパスを使用します。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。

既知の問題

ISE Design Suite

v5.2 のリリース時点での既知の問題は、次のとおりです。

  • LogiCORE IP CPRI v5.2 は、Virtex-7 および Kintex-7 デバイスではプリプロダクションであり、完全にはハードウェア検証されていません。
  • Virtex-7 および Kintex-7 FPGA での 9.8Gb/s での動作は、XFI の電気仕様を使用した XFP、または SFI 電気仕様を使用した SFP+ 光学モジュールに直接接続することによりサポートされます。
  • GUI では、スピード グレード -2L を使用する Kintex-7 パーツに対して 4.915Gb/s までのライン レートを選択できます。このスピード グレードのパーツでの最大ライン レートは、現在では 3.072Gb/s です。

Vivado Design Suite

v5.2 のリリース時点での既知の問題は、次のとおりです。

  • LogiCORE IP CPRI v5.2 は、Virtex-7 および Kintex-7 デバイスではプリプロダクションであり、完全にはハードウェア検証されていません。
  • Virtex-7 および Kintex-7 FPGA での 9.8Gb/s での動作は、XFI の電気仕様を使用した XFP、または SFI 電気仕様を使用した SFP+ 光学モジュールに直接接続することによりサポートされます。
  • GUI では、スピード グレード -2L を使用する Kintex-7 パーツに対して 4.915Gb/s までのライン レートを選択できます。このスピード グレードのパーツでの最大ライン レートは、現在では 3.072Gb/s です。

LogiCORE IP CPRI v5.1

新機能

ISE Design Suite

  • ISE 14.1 デザイン ツールをサポート
  • 9830.4Mb/s 対応のコアに対し、UTRA-FDD IQ モジュールを 32 ビット データ パス、48 チャネルに拡張
  • E-UTRA IQ モジュールのサポートを追加
  • ORI インターフェイスのサポートを追加
  • マスターとスレーブをダイナミックに切り替える機能を追加
  • Virtex-7 および Kintex-7 PLLE2 のサポートを追加
  • リカバリ クロックの配線に Kintex-7 BUFH を使用
  • Kintex-7、Virtex-7 および Virtex-6 デバイスで基準クロック周波数を増加
  • 4915.2Mb/s 対応コアに対し GMII インターフェイスをサポート
  • GTHE2 トランシーバーのサポートを追加

Vivado Design Suite

  • 2012.1 デザイン ツールをサポート

デバイス サポート

ISE Design Suite

このリリースのコアでは、次のデバイス ファミリがサポートされます。

次のデバイスで 3072.0Mb/s までのライン レートでの動作をサポート :

  • すべての 7 シリーズ デバイス
  • Virtex-6 デバイス
    • Virtex-6 CXT/LXT/SXT/HXT
    • Virtex-6 低消費電力 (-1L) LXT/SXT
  • Spartan-6 デバイス
    • Spartan-6 (スピード グレード -3) LXT
  • Virtex-5 デバイス
    • Virtex-5 LXT/SXT/TXT/FXT
    • (LX30T またはそれ以上のパーツ)

次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :

  • すべての 7 シリーズ デバイス
  • Virtex-6 デバイス
    • Virtex-6 LXT/SXT/HXT
    • Virtex-6 低消費電力 (-1L) LXT/SXT

次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -1/-2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -1/-2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。
  • Virtex-6 デバイス
    • Virtex-6 (スピード グレード -2 以上) LXT/SXT/HXT

次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。

3072.0Mb/s、4915.2Mb/s、および 6144.0Mb/s をサポートする CPRI コアは、2 バイトの内部トランシーバー データパスを使用します。このため -1、-2L、-2G、-2LE の Virtex-7および Kintex-7 デバイスのサポートが制限されます。詳細は Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。9830.4Mb/s をサポートするコアは、4 バイトの内部トランシーバー データパスを使用します。選択したデバイスが正しく動作することを確認するには、ザイリンクスまでお問い合わせください。

Vivado Design Suite

このリリースのコアでは、次のデバイス ファミリがサポートされます。

次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :

  • すべての 7 シリーズ デバイス

次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -1/-2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -1/-2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。

次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :

  • Virtex-7 デバイス
    • Virtex-7 (スピード グレード -2/-3)
  • Kintex-7 デバイス
    • Kintex-7 (スピード グレード -2/-3)
    • ワイヤ ボンド パッケージではサポートされていません。

3072.0Mb/s、4915.2Mb/s、および 6144.0Mb/s をサポートする CPRI コアは、2 バイトの内部トランシーバー データパスを使用します。このため -1、-2L、-2G、-2LE の Virtex-7および Kintex-7 デバイスのサポートが制限されます。詳細は Virtex-7 および Kintex-7 FPGA のデータシートを参照してください。9830.4Mb/s をサポートするコアは、4 バイトの内部トランシーバー データパスを使用します。選択デバイスが動作することを確認するにはザイリンクスまでお問い合わせください。

修正点

ISE Design Suite

  • UTRA-FDD IQ モジュール チャネルを 32 から増加
    CPRI 4.1 では 7 シリーズのライン レートが 9830.4Mb/s なので、それに合わせてチャネル数を増加しました。
    CR 589637
  • 4915.2Mb/s のコアで GMII インターフェイスのオプションをサポート
    CR 591304
  • ステータス信号用の外部ポート
    ステータス信号 L1 リセット、SDI、RAI、LOS、LOF に、制御インターフェイスからアクセスするのではなく、直接アクセスできるようコアを変更しました。
    CR 594185
  • CPRI v4.1 で 10G GTXE2_COMMON および RXOUT_DIV の設定が不正
    CPRI v4.1 コアでは QPLL_FBDIV が 64 に設定され、CPRI コアの PicoBlaze プロセッサにより RXOUT_DIV が 2 に設定されていました。これは不正であり、QPLL_FBDIV は 32、RXOUT_DIV は 1 である必要があります。
    CR 628844 およびアンサー 45939
  • CPRI 5G で 122.88MHz の基準クロックをサポート
    CPRI IP v 4.1 では CPRI 5G (4.915 Gb/s) で 122.88MHz の基準クロックはサポートされていません。この周波数のサポートを追加するリクエストが提出されていました。
    CR 630085
  • CPRI のマスター/スレーブを 1 つにまとめたコア
    パワーアップ後にマスターとスレーブ CPRI コアを切り替える機能が追加されました。以前は、マスターのみまたはスレーブのみのオプションが CORE Generator での生成時に設定可能でした。
    CR 630543

既知の問題

ISE Design Suite

v5.1 のリリース時点での既知の問題は、次のとおりです。

  • LogiCORE IP CPRI v5.1 は、Virtex-7 および Kintex-7 デバイスではプリプロダクションであり、完全にはハードウェア検証されていません。
  • Virtex-7 および Kintex-7 FPGA での 9.8Gb/s での動作は、XFI の電気仕様を使用した XFP、または SFI 電気仕様を使用した SFP+ 光学モジュールに直接接続することによりサポートされます。

Vivado Design Suite

v5.1 のリリース時点での既知の問題は、次のとおりです。

  • LogiCORE IP CPRI v5.1 は、Virtex-7 および Kintex-7 デバイスではプリプロダクションであり、完全にはハードウェア検証されていません。
  • Virtex-7 および Kintex-7 FPGA での 9.8Gb/s での動作は、XFI の電気仕様を使用した XFP、または SFI 電気仕様を使用した SFP+ 光学モジュールに直接接続することによりサポートされます。

LogiCORE IP CPRI v4.1 Rev 1

(ザイリンクス アンサー 45939) - Virtex-7 および Kintex-7 FPGA ES での CPRI コアの動作速度を最速で 9.830 Gbps にするための Rev1 パッチ

新機能

  • Kintex-7 および Virtex-7 の ES をサポート

デバイス サポート

  • 次のデバイスで 3072.0Mb/s までのライン レートでの動作をサポート :
    • Virtex-5 LXT デバイス ファミリで、スピード グレードが -1 以上の XC5VLX30T およびそれより大型のもの
    • Virtex-5 SXT デバイス ファミリで、スピード グレードが -1 以上の XC5VSX35T およびそれより大型のもの
    • Virtex-5 FXT デバイス ファミリで、スピード グレードが -1 以上の XC5VFX30T およびそれより大型のもの
    • Virtex-5 TXT デバイス ファミリで、スピード グレードが -1 以上のもの
    • Virtex-6 LXT、SXT、および CXT デバイス ファミリで、スピード グレードが -1/-1L 以上のもの
    • Spartan-6 LXT デバイス ファミリで、ピード グレードが -3 以上のもの
    • Virtex-7 デバイス ファミリで、スピード グレードが -1 以上のもの
    • Kintex-7 デバイス ファミリで、スピード グレードが -1 以上のもの
  • 次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :
    • Virtex-6 LXT および SXT デバイス ファミリで、スピード グレード -1 のもの
    • Virtex-7 および Kintex-7 デバイス ファミリで、パッケージが FFG タイプでないスピード グレード -1 のもの
  • 次のデバイスで6144.0Mb/s までのライン レートでの動作をサポート :
    • Virtex-6 LXT および SXT デバイス ファミリで、スピード グレード -2 以上のもの
    • Virtex-7 および Kintex-7 デバイス ファミリで、FFG タイプのパッケージで、スピード グレードが -1 以上のもの
    • Virtex-7 および Kintex-7 デバイス ファミリで、FFG タイプでないパッケージで、スピード グレードが -2 以上のもの
  • 次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :
    • Virtex-7 および Kintex-7 デバイス ファミリで、FFG タイプのパッケージで、スピード グレードが -2 以上のもの

修正点
(ザイリンクス アンサー 44010) - GTXE2_COMMON 使用モデルの変更

既知の問題

  • LogiCORE IP CPRI v4.1 は、Virtex-7 および Kintex-7 FPGA ではプリプロダクションであり、完全にハードウェア検証されていません。
  • Virtex-7 および Kintex-7 デバイスでの 9.8Gb/s での動作は、XFI の電気仕様を使用した XFP、または SFI 電気仕様を使用した SFP+ 光学モジュールに直接接続することによりサポートされます。
  • (ザイリンクス アンサー 39430) Virtex-6 GTX トランシーバー - Delay Aligner のエラッタおよび回避策

7 シリーズの既知の問題
(ザイリンクス アンサー 44011) - IBUFDS_GTE2 使用モデルの変更
(ザイリンクス アンサー 44012) - TXOUTCLK および RXOUTCLK ポートの制限
(ザイリンクス アンサー 44215) - 送受信両方のエラスティック バッファーをトランシーバーでイネーブルにするべきか

LogiCORE IP CPRI v4.1

新機能

  • ISE 13.1 デザイン ツールをサポート
  • CPRI v4.2 のサポートを追加
  • Virtex-7 および Kintex-7 デバイス ファミリのサポートの追加
  • 9.830Gb/s ライン レートのサポートを追加
  • AXI4-Lite 制御インターフェイスのオプションを追加
  • データ ジェネレーターおよびモニターでサンプル デザインを拡張
  • タイミング パフォーマンス改善のため CDC FIFO にレイテンシを 1 サイクル追加

デバイス サポート

  • 次のデバイスで 3072.0Mb/s までのライン レートでの動作をサポート :
    • Virtex-5 LXT デバイス ファミリで、スピード グレードが -1 以上の XC5VLX30T およびそれより大型のもの
    • Virtex-5 SXT デバイス ファミリで、スピード グレードが -1 以上の XC5VSX35T およびそれより大型のもの
    • Virtex-5 FXT デバイス ファミリで、スピード グレードが -1 以上の XC5VFX30T およびそれより大型のもの
    • Virtex-5 TXT デバイス ファミリで、スピード グレードが -1 以上のもの
    • Virtex-6 LXT、SXT、および CXT デバイス ファミリで、スピード グレードが -1/-1L 以上のもの
    • Spartan-6 LXT デバイス ファミリで、スピード グレードが -3 以上のもの
    • Virtex-7 デバイス ファミリで、スピード グレードが -1 以上のもの
    • Kintex-7 デバイス ファミリで、スピード グレードが -1 以上のもの
  • 次のデバイスで 4915.2Mb/s までのライン レートでの動作をサポート :
    • Virtex-6 LXT および SXT デバイス ファミリで、スピード グレードが -1 以上のもの
    • Virtex-7 および Kintex-7 デバイス ファミリで、パッケージが FFG タイプでないスピード グレード -1 のもの
  • 次のデバイスで 6144.0Mb/s までのライン レートでの動作をサポート :
    • Virtex-6 LXT および SXT デバイス ファミリで、スピード グレードが -2 以上のもの
    • Virtex-7 および Kintex-7 デバイス ファミリで、FFG タイプのパッケージで、スピード グレードが -1 以上のもの
    • Virtex-7 および Kintex-7 デバイス ファミリで、FFG タイプでないパッケージで、スピード グレードが -2 以上のもの
  • 次のデバイスで 9830.4Mb/s までのライン レートでの動作をサポート :
    • Virtex-7 および Kintex-7 デバイス ファミリで、FFG タイプのパッケージで、スピード グレードが -2 以上のもの

修正点

  • CR565276 - CPRI v3.1- 制約が設定されていないパス
  • CR570274 - recclk の制約の記述が資料および UCF で曖昧
  • CR573232 - CORE Generator CPRI - BRAM フリップフロップが 6G 未満の場合にオンにならない
  • CR578391 - CORE Generator CPRI - 粗粒度のタイマーについての情報、ユーザー ガイドおよびテストベンチへの変更についての記述を追加
  • CR582127 - CORE Generator CPRI - UG447 の図 6-14 に基本フレーム ファースト ワード変更後のデータが表示されていない
  • CR589566 - Virtex-6 で Delay Aligner をオフにする

既知の問題
(ザイリンクス アンサー 40946) - 異なるライン レートのデュアル コア IP コンフィギュレーションをサポートする Spartan-6 の最小デバイスはどれか
(ザイリンクス アンサー 42626) - ISE Design Suite 13.2 での GTXE2_Common Wrapper のポート変更
(ザイリンクス アンサー 42819) - CORE Generator で Virtex-7 XT ファミリをターゲットにできるか
(ザイリンクス アンサー 42820) - 「ERROR:Bitgen:342 - This design contains pins which are not constrained (LOC) to a specific location or have an undefined I/O Standard (IOSTANDARD)」というエラー メッセージが表示される
(ザイリンクス アンサー 43764) - EDK ベースの CPRI および CPRI Multi-hop のリファレンス デザインの入手方法
(ザイリンクス アンサー 39430) - Virtex-6 GTX トランシーバー - Delay Aligner のエラッタおよび回避策

7 シリーズの既知の問題
(ザイリンクス アンサー 44010) - GTXE2_COMMON 使用モデルの変更
(ザイリンクス アンサー 44011) - IBUFDS_GTE2 使用モデルの変更
(ザイリンクス アンサー 44012) - TXOUTCLK および RXOUTCLK ポートの制限
(ザイリンクス アンサー 44215) - 送受信両方のエラスティック バッファーをトランシーバーでイネーブルにするべきか

LogiCORE IP CPRI v3.2 の新機能

  • ISE 12.2 デザイン ツールをサポート
  • スピード グレード -1 の Virtex-6 デバイスで 4.915Gb/s のサポートを追加

修正点

  • なし

既知の問題

LogiCORE IP CPRI v3.2 は、Virtex-6 および Spartan-6 FPGA ではプリプロダクションであり、完全にはハードウェア検証されていません

(ザイリンクス アンサー 43764) - EDK ベースの CPRI および CPRI Multi-hop のリファレンス デザインの入手方法
(ザイリンクス アンサー 37455) - Virtex-6 で TXRESETDONE がアサートされない。またコアが同期化しないか、または stat_code = 0010 で停止してしまう
(ザイリンクス アンサー 39992) - GTX トランシーバーの Delay Aligner のエラッタおよび回避策
(ザイリンクス アンサー 40541) - Spartan-6 の 9K BRAM 問題のコアへの影響
(ザイリンクス アンサー 40946) - 異なるライン レートのデュアル コア IP コンフィギュレーションをサポートする Spartan-6 の最小デバイスはどれか
(ザイリンクス アンサー 43764) - EDK ベースの CPRI および CPRI Multi-hop のリファレンス デザインの入手方法

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45939 LogiCORE IP CPRI v4.1 - Virtex-7 および Kintex-7 FPGA ES での CPRI コアの動作速度を最速で 9.830 Gbps にするための Rev1 パッチ N/A N/A
44215 7 シリーズ Integrated Wrapper for LogiCORE CPRI - v4.1- 送受信両方のエラスティック バッファをトランシーバーでイネーブルにするべきか N/A N/A
44012 7 シリーズ Integrated Wrapper for LogiCORE CPRI - TXOUTCLK および RXOUTCLK ポートの制限 N/A N/A
44011 7 シリーズ Integrated Wrapper for LogiCORE CPRI - IBUFDS_GTE2 使用モデルの変更 N/A N/A
44010 7 シリーズ Integrated Wrapper for LogiCORE CPRI - GTXE2_COMMON 使用モデルの変更 N/A N/A
43764 LogiCORE CPRI v3.2 - EDK ベースの CPRI および CPRI Multi-hop のリファレンス デザインの入手方法 N/A N/A
42820 LogiCORE CPRI v4.1 - 「ERROR:Bitgen:342 - This design contains pins which are not constrained (LOC) to a specific location or have an undefined I/O Standard (IOSTANDARD)」というエラー メッセージが表示される N/A N/A
42819 LogiCORE CPRI v4.1 - CORE Generator で Virtex-7 XT ファミリをターゲットにできるか N/A N/A
42626 7 Series Integrated Wrapper for LogiCORE CPRI - Port Changes in GTXE2_Common Wrapper in ISE Design Suite 13.2 N/A N/A
42621 LogiCORE CPRI v4.1- 2 つの CPRI コア間のライン スピードの交渉のシミュレーションをスピードアップさせる方法 N/A N/A
42113 LogiCORE CPRI v4.1 - CPRI スレーブと CPRI マスターの間にチェーン トポロジをインプリメントする方法 N/A N/A
40946 LogiCORE CPRI v3.2/v4.1 - 異なるライン レートのデュアル コア IP コンフィギュレーションをサポートする Spartan-6 の最小デバイスはどれか N/A N/A
40796 LogiCORE IP CPRI v3.2 - stat_alarm のアサート期間 N/A N/A
40228 Logicore CPRI v 3.x - GMII はどのライン レートでも使用可能か N/A N/A
40021 CPRI v8.5 - イーサネット インターフェイス FIFO の深さと幅 N/A N/A
39992 LogiCORE IP CPRI v3.2 - GTX トランシーバーの Delay Aligner のエラッタおよび回避策 N/A N/A
37455 Logicore CPRI v3.2 - Virtex-6 で TXRESETDONE がアサートされない。またコアが同期化しないか、または stat_code = 0010 で停止してしまう。 N/A N/A

関連アンサー レコード

AR# 36969
日付 04/30/2014
ステータス アーカイブ
種類 リリース ノート
IP