UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 37042

PCI Express のデザイン アシスタント - x8 Gen2 が Gen1 の速度になった場合の 128 ビット インターフェイスの維持について

説明

Virtex-6 x8 Gen 2 を使用している場合、このコアが Gen 1 の速度でトレインすると、128 ビットのユーザー インターフェイスは 128 ビットのままになりますか。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センタ (ザイリンクス アンサー 34536) を抜粋したものです。PCI Express のザイリンクス ソリューション センタには、PCIe に関するすべての質問が集められています。PCIe を使用した新規デザインを開始したり、問題をトラブルシュートする場合には、この PCIe のソリューション センタから正確な情報を入手してください。

ソリューション

x8 Gen 2 ではリンク トレインの速度に関係なく 128 ビット インターフェイスが常にフルで使用されます。128 インターフェイスのパケット ストラドルに関する問題は (ザイリンクス アンサー 36075) を参照してください。

改訂履歴
2010 年 08 月 13 日 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

AR# 37042
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加