AR# 37051

12.1 EDK、MPMC - Virtex-6 の MPMC での 64 ビット DDR3 のサポート

説明

Vritex-6 FPGA の MPMC で 64 ビットの RDIMM または SODIMM はサポートされていますか。

mpmc_v5_03_a の変更ログには次の内容が記録されています。

C:\Xilinx\12.3\ISE_DS\EDK\hw\XilinxProcessorIPLib\pcores\mpmc_v5_03_a\doc\html\change_log.html

Known Issues / Limitations:
* Virtex-6 DDR2/DDR3 memory interfaces do not support 64 bit physical memory.

しかし、GUI では MT9JSF12872XX-1G1 を選択することができます。

ソリューション

MPMC の GUI では 64 ビットのメモリ インターフェイス デバイスを選択できますが、これはそのメモリ デバイスの半分を使用するデザインにのみ選択可能です。つまり、32 ビットのインターフェイスしか得られません (C_MEM_DATA_WIDTH <= 32)。

これは、MPMC の FIFO が 128 ビットのシングル データ レートに制限されているためです。MIG PHY スタンドアロンは 256 ビット幅の SDR インターフェイスと互換性があります。コントローラのクロック周波数を低減するため、MIG PHY はダブル レート入力をシングル データに分割するので、この SDR レートは重要です。

Virtex-6 デバイスの既存 MPMC コアでの 64 ビット DDR3 のサポートは現時点ではありません。
Virtex-6 FPGA で 64 ビットの DDR2/DDR3 インターフェイスをサポートする EDK 12.3 より、MPMC は AXI のみの MIG コントローラ (AXI_V6_DDRx) に置き換えられます。
AR# 37051
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール 詳細 概略
IP