AR# 37077

|

Logicore Peak Cancelation CFR (PC-CFR) v2.0 - Coefficients loading via configurable coefficients input ports

説明

設定可能な係数入力ポートを介して新しい係数を読み込む場合、アサートされる SREG_AWVALID および SREG_WVALID のクロック サイクル数はいくつですか。

ソリューション

SREG_AWVALID および SREG_WVALID は 1 クロック サイクル分のみアサートでき、有効な信号が 1 クロック サイクル以上アサートされるとメモリー競合エラーが発生します。

詳細は次を参照してください。(ザイリンクス アンサー 33760) : LogiCORE IP Peak Cancelation Crest Factor Reduction - リリース ノートおよび既知の問題

AR# 37077
日付 09/29/2010
ステータス アクティブ
種類 一般
IP
People Also Viewed