UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 37173: MIG v3.6 - ISE Design Suite 12.3 でのリリース ノートおよび既知の問題

AR# 37173

MIG v3.6 - ISE Design Suite 12.3 でのリリース ノートおよび既知の問題

説明

このアンサーでは、ISE Design Suite 12.3 でリリースされた Memory Interface Generator (MIG) v3.6 のリリース ノートと既知の問題を示します。次の内容が記載されています。
  • 一般情報
  • ソフトウェア要件
  • 新機能
  • 修正された問題
  • 既知の問題
インストール方法、CORE Generator の既知の問題、デザイン ツール要件については、次の『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

MIG v3.61 のリリース ノートは、次を参照してください。(ザイリンクス アンサー 38951)MIG v3.61 - ISE Design Suite 12.4 のリリース ノートおよび既知の問題

ソリューション

一般情報

MIG v3.6 は ISE Design Suite 12.3 で使用できます。

Spartan-3 ジェネレーション、Virtex-4、および Virtex-5 FPGA でサポートされているメモリ インターフェイスおよび周波数の一覧は MIG のユーザー ガイドを参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/ug086.pdf

Spartan-6 FPGA MCB でサポートされているメモリ インターフェイスおよび周波数の一覧は『Spartan-6 FPGA Memory Controller User Guide』を参照してください。
http://japan.xilinx.com/support/documentation/user_guides/ug388.pdf

Virtex-6 FPGA でサポートされているメモリ インターフェイスおよび周波数の一覧は『Virtex-6 FPGA Memory Interface Solutions User Guide』およびデータシートを参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/ug406.pdf
http://japan.xilinx.com/support/documentation/ip_documentation/ds186.pdf

ソフトウェア要件
  • ISE Design Suite 12.3
  • Synplify D-2010.03 SP1 をサポート
  • 32 ビット Windows XP
  • 32 ビット Linux Red Hat Enterprise 4.0
  • 64 ビット/32 ビット Linux Red Hat Enterprise 4.0
  • 64 ビット XP Professional
  • 32 ビット Vista Business
  • 64 ビット SUSE 10
  • 64 ビット/32 ビット Linux Red Hat Enterprise 5.0 をサポート
  • 64 ビット Windows Vista をサポート
  • 32 ビット SUSE 10 をサポート
新機能

  • ISE Design Suite 12.3 をサポート
  • Virtex-6 DDR2/3 SDRAM デザインの AXI インターフェイスをサポート
  • すべての Spartan-6 デザインの AXI インターフェイスのサポート
  • Virtex-6 のシングル コントローラ デザインでマスター バンクを選択する機能を提供
  • 高集積度の Virtex-6 および Spartan-6 パーツで Synplicity をサポート
  • Virtex-6 の DDR2/3 SDRAM デザインでの BUFR および BUFIO 制約の検証を改善
  • Spartan-6 デザインで 2Gb LPDDR をサポート
修正点
MIG ユーザー ガイド
  • UG406 に Virtex-6 QDR II+ SRAM デザインの Q/CQ および D/K 関係に必要なトレース長を追加しました。
    • CR 564807
  • UG416 に CMD_PATTERN に対しトラフィック ジェネレータを変更する方法を追加しました。
    • CR 558915
  • UG406 に PLL で IDELAYCTRL を駆動する方法について注記を追加しました。
    • CR 566497
  • UG086 に Spartan-3、Virtex-4 および Virtex-5 のクラス選択に関する詳細を追加しました。
    • CR 565600 および CR 566503


MIG ツール
  • Spartan-3 デザインで VRP/VRN ピンが GPIO として使用されている場合、エラー メッセージではなく警告メッセージが表示されるようになりました。
    • CR 563777
  • マルチコントローラ デザインでのマスター バンクの検証が柔軟になりました。
    • CR 561727
  • Spartan-6 デザインの UCF で未使用の DQSN/UDQSN ピンに対し PROHIBIT 制約が提供されています。
    • CR 552374


Virtex-6
  • (ザイリンクス アンサー 36554) MIG v3.5、Virtex-6 マルチコントローラ デザイン - コントローラに別々の REFCLK 周波数 (200 および 300 MHz) が必要な場合 MAP でエラーが発生する
  • (ザイリンクス アンサー 36477) MIG v3.5、Virtex-6 DDR3/QDRII+ - 「ERROR:Place:911 - CONFIG DCI_CASCADE = "34,35" is not a valid constraint.」というエラー メッセージが表示される
  • (ザイリンクス アンサー 36573) MIG v3.5、Virtex-6 DDR3/QDRII+ - マスターとスレーブの DCI カスケード バンクの間にシステム クロック グループを配置できない
  • QDR II+ SRAM デザインのデフォルト バンク選択が効率よく行われるよう改善されました。
    • CR 542962
  • リセット信号 (DDR3_Reset) の電圧規格が SSTL15 から LVCMOS15 に変更されました。
    • CR 564152

Spartan-6
  • (ザイリンクス アンサー 37704) MIG v3.5 Spartan-6 MCB - C_SIMULATION=FALSE のときキャリブレーションが完了しない (calib_done=0)
    • CR 573416
  • (ザイリンクス アンサー 34046) MIG v3.3-v3.5、Spartan-6 LPDDR - [Calibrated Input Termination] および [Un-calibrated Input Termination] オプションはサポートされない
  • (ザイリンクス アンサー 36575) MIG v3.0-3.5、Spartan-6 MCB - リフレッシュ周期が長すぎる
  • シングルエンド DQS デザインの UCF の未使用 DQSN/UDQSN ピンに PROHIBIT 制約が追加されました。
    • CR 552374
  • DDR3 デザインに 2Gb メモリ パーツのサポートが追加されました。
    • CR 568940
  • 入力およびメモリ クロックを判別するための新しいパラメータが追加されました。
    • CR 570186
  • リセット信号 (DDR3_Reset) の電圧規格が SSTL15 から LVCMOS15 に変更されました。
    • CR 564152


Spartan-3 ジェネレーション
既知の問題

Virtex-6 MIG デザイン
(ザイリンクス アンサー 37968) MIG v3.6 Virtex-6 DDR2/DDR3 - BUFIO から BUFR への伝送タイミングをキャリブレートするのに CLKDIV キャリブレーション ステージが追加される
(ザイリンクス アンサー 37861) MIG v3.6、Virtex-6 DDR3 - マルチコントローラ VHDL デザインで RDIMM をターゲットにしているとシミュレーションでデータ エラーが見られる場合がある
(ザイリンクス アンサー 37863) MIG v3.6、Virtex-6 マルチコントローラ - FF1760 パッケージすべてでデフォルト バンクを選択するとマップ エラーが発生する
(ザイリンクス アンサー 37997) MIG v3.6 Virtex-6 DDR3 マルチコントローラ - CXT -1 デバイスでシングル コントローラしか生成できない
(ザイリンクス アンサー 38083) MIG v3.6, Virtex-6 DDR3 - 基本パーツが x16 の UDIMM をターゲットにするとマルチコントローラ Verilog デザインのシミュレーションでエラーが発生する
(ザイリンクス アンサー 38104) MIG v3.6、Virtex-6 DDR3 - GUI で AXI RDIMM データ幅が選択できない
(ザイリンクス アンサー 38111) ランク サポートおよびハードウェア テストベンチ サポートに関して間違った記述がある
(ザイリンクス アンサー 38125) MIG v3.6、Virtex-6 DDR2/DDR3 - MIG v3.6、Virtex-6 DDR2/DDR3 - UCF のコマンドが間違っている


Spartan-6 FPGA MCB
(ザイリンクス アンサー 36550) MIG v3.5、Spartan-6 MCB - Synplify で MIG 出力デザインに「port LOCKED does not exist」というエラー メッセージが表示される
(ザイリンクス アンサー 38000) MIG v3.6 Spartan-6 MCB - 「WARNING:sim - ProjectMgmt - Circular Reference: work:Module|mux」という警告メッセージが表示される

Spartan-3 ジェネレーション MIG デザイン
(ザイリンクス アンサー 38105) MIG v3.3, Spartan-3A DDR2 - XC3S400a-FT256 デザインの「dqs_int_delay_in」ネットの MAXDELAY 制約にエラーが発生する

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38129 MIG v3.6 Spartan-6 MCB、Virtex-6 DDR2/3 - AXI サポート N/A N/A
38125 MIG v3.6、Virtex-6 DDR2/DDR3 - UCF のコメントが間違っている N/A N/A
38111 MIG v3.6-v3.61、Virtex-6 DDR2/DDR3 - ランク サポートおよびハードウェア テストベンチ サポートに関して間違った記述がある N/A N/A
38105 MIG v3.3、Spartan-3A DDR2 - XC3S400a-FT256 デバイスをターゲットにした場合に dqs_int_delay_in ネットの MAXDELAY 制約がエラーになる N/A N/A
38083 MIG v3.6-v3.61、Virtex-6 DDR3 - 基本パーツが x16 の UDIMM をターゲットにするとマルチコントローラー Verilog デザインのシミュレーションでエラーが発生する N/A N/A
38000 MIG v3.6-v3.7 Spartan-6 MCB - 「WARNING:sim - ProjectMgmt - Circular Reference: work:Module|mux」という警告メッセージが表示される N/A N/A
37968 MIG Virtex-6 DDR2/DDR3 -BUFIO から BUFR への伝送タイミングをキャリブレートするための CLKDIV キャリブレーション ステージを追加 N/A N/A
37861 MIG v3.6-v3.61 、Virtex-6 DDR3 - マルチコントローラー VHDL デザインで RDIMM をターゲットにしているとシミュレーションでデータ エラーが発生する N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38125 MIG v3.6、Virtex-6 DDR2/DDR3 - UCF のコメントが間違っている N/A N/A
38111 MIG v3.6-v3.61、Virtex-6 DDR2/DDR3 - ランク サポートおよびハードウェア テストベンチ サポートに関して間違った記述がある N/A N/A
38105 MIG v3.3、Spartan-3A DDR2 - XC3S400a-FT256 デバイスをターゲットにした場合に dqs_int_delay_in ネットの MAXDELAY 制約がエラーになる N/A N/A
38104 MIG v3.6-v3.7、Virtex-6 DDR3 - GUI で AXI RDIMM データ幅が選択できない N/A N/A
38083 MIG v3.6-v3.61、Virtex-6 DDR3 - 基本パーツが x16 の UDIMM をターゲットにするとマルチコントローラー Verilog デザインのシミュレーションでエラーが発生する N/A N/A
38000 MIG v3.6-v3.7 Spartan-6 MCB - 「WARNING:sim - ProjectMgmt - Circular Reference: work:Module|mux」という警告メッセージが表示される N/A N/A
37997 MIG v3.6-v3.61 Virtex-6 DDR3 Multi-Controller - CXT -1 デバイスでシングル コントローラーしか生成できない N/A N/A
37863 MIG v3.6-v3.7、Virtex-6 マルチコントローラー - FF1760 パッケージすべてでデフォルト バンクを選択するとマップ エラーが発生する N/A N/A
37861 MIG v3.6-v3.61 、Virtex-6 DDR3 - マルチコントローラー VHDL デザインで RDIMM をターゲットにしているとシミュレーションでデータ エラーが発生する N/A N/A
38731 MIG v3.5-v3.91、Virtex-6 DDR3 - シミュレーション - キャリブレーションを ''SKIP'' に設定するとサンプル デザインでエラーが発生する N/A N/A
AR# 37173
日付 05/20/2012
ステータス アクティブ
種類 リリース ノート
ツール
  • ISE Design Suite - 12.3
IP
  • MIG
このページをブックマークに追加