UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 37207

Virtex-6 FPGA Integrated Block Wrapper v1.5 for PCI Express のデザイン アドバイザリ - Integrated Block の送信バッファーがフルの場合、x8 Gen 2 128 ビット ラッパーで trn_tdst_rdy_n がディアサートされない

説明

既知の問題 : v1.5、v1.4、v1.3.2、v1.3.1、v1.3

Integrated Block の送信バッファーがフルのときに x8 Gen 2 128 ビット ラッパーで trn_tdst_rdy_n がディアサートされません。そのため、ユーザー アプリケーションでラッパーに供給されるパケットが失われます。

ソリューション

この問題を解決するには、修正されたラッパー ソース ファイル trn_tx_128.v[hd] をダウンロードします。(ザイリンクス アンサー 34279) からダウンロードできます。アップデートの名前は ar37207_v6_pcie_v1_5_update1.zip です。

修正されたこのファイルは、ISE software 12.3 でリリースされる Virtex-6 Inetgrated Block Wrappe v1.6 に含まれる予定です。

改訂履歴
2011 年 7 月 5 日 - タイトルをアップデート
2010 年 8 月 4 日 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33775 Virtex-6 FPGA Integrated Block Wrapper for PCI Express のデザイン アドバイザリ マスター アンサー レコード N/A N/A
AR# 37207
日付 05/20/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス 詳細 概略
IP
このページをブックマークに追加