AR# 37271

12.2 EDK - ML605 BSB デザインで BPI フラッシュの CE として FPGA_FCS_B ではなく P30_CS_SEL が使用される

説明


ML605 ボードのユーザー ガイドと回路図によれば、P30_CS_SEL (AJ12) 信号はプラットフォーム フラッシュか BPI フラッシュを選択するのに使用され、FPGA_FCS_B (Y24) 信号はチップ イネーブルとして使用する必要があるとなっています。

しかし、BSB デザインでは、xps_mch_emc IP からの Mem_CEN 出力が util_vector_logic IP で反転されていて、この反転された信号は UCF で AJ12 にロックされています。

これはなぜですか。

ソリューション


P30_CS_SEL と FPGA_FCS_B は、資料に記載されているとおりです。しかし、BSB デザインも問題なく機能します。

デフォルトでは、未使用ピンは BitGen でグランドに接続されます。FPGA_FCS_B ピン (Y24) は BSB デザインでは使用されていないので、常に 0 になります。P30_CS_SEL により BPI フラッシュが選択されている場合、それもイネーブルになります。

FPGA_FCS_B をチップ イネーブル信号として使用するように BSB デザインを変更することもできます。たとえば、次のようにデザインを変更します。

MHS :

PORT fpga_0_FLASH_CE_inverter_Res_pin = net_vcc, DIR = O
PORT FPGA_FCS_B = net_bsbassign0, DIR = O

BEGIN xps_mch_emc
PARAMETER INSTANCE = FLASH
PARAMETER C_NUM_BANKS_MEM = 1
PARAMETER C_NUM_CHANNELS = 0
PARAMETER C_MEM0_WIDTH = 16
PARAMETER C_MAX_MEM_WIDTH = 16
PARAMETER C_INCLUDE_DATAWIDTH_MATCHING_0 = 1
PARAMETER C_SYNCH_MEM_0 = 0
PARAMETER C_TCEDV_PS_MEM_0 = 110000
PARAMETER C_TAVDV_PS_MEM_0 = 110000
PARAMETER C_THZCE_PS_MEM_0 = 35000
PARAMETER C_TWC_PS_MEM_0 = 11000
PARAMETER C_TWP_PS_MEM_0 = 70000
PARAMETER C_TLZWE_PS_MEM_0 = 35000
PARAMETER HW_VER = 3.01.a
PARAMETER C_MEM0_BASEADDR = 0x8c000000
PARAMETER C_MEM0_HIGHADDR = 0x8dffffff
BUS_INTERFACE SPLB = mb_plb
PORT RdClk = clk_100_0000MHzMMCM0
PORT Mem_A = 0b0000000 & fpga_0_FLASH_Mem_A_pin_vslice_7_30_concat & 0b0
PORT Mem_CEN = net_bsbassign0
PORT Mem_OEN = fpga_0_FLASH_Mem_OEN_pin
PORT Mem_WEN = fpga_0_FLASH_Mem_WEN_pin
PORT Mem_DQ = fpga_0_FLASH_Mem_DQ_pin
END

In UCF:

Net fpga_0_FLASH_CE_inverter_Res_pin LOC=AJ12 | IOSTANDARD=LVCMOS25;
Net FPGA_FCS_B LOC=Y24 | IOSTANDARD=LVCMOS25;


AR# 37271
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
ツール 詳細 概略
IP
Boards & Kits