UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 37497

PCI Express のデザイン アシスタント - リンク制御 2 レジスタでのターゲット リンク スピード レジスタの設定

説明


リンク制御 2 レジスタでターゲット リンク スピード レジスタはどのように設定すればよいでしょうか。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センター(ザイリンクス アンサー 34536) の一部です。PCI Express のザイリンクス ソリューション センターでは PCIe に関する質問に対する回答を一覧できます。PCIe でデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス PCI Express ソリューション センターから情報を入手してください。

ソリューション


ターゲット リンク スピード レジスタまたはリンク制御 2 レジスタのビット 3:0 は、上方向のポートのトレーニング シーケンスでからの値を制限することで、リンク スピードの上限を設定するために使用されます。たとえば、エンドポイントが 5.0GT/s に対応しているが、システムではこれを 2.5GT/s に制限したい場合、エンドポイントで 5.0GT/s が使用されないように制限を加えるためこのレジスタに書き込むことができます。

このフィールドのデフォルト値は、コンポーネントでサポートされているリンク スピードの最大値で、リンク機能レジスタのさぽアートされているリンク スピードのフィールドに記述されています。

コア カスタマイズ中に、このコアを 5.0GT/s または Gen2 対応にユーザーが設定すると、この値は、5.0GT/s に対し 0010b になります。

コア カスタマイズ中に、このコアを 2.5GT/s または Gen1 対応にユーザーが設定すると、この値は 0000b になります。

このレジスタの詳細は、v2.0 またはそれ以降のバージョンの『PCI Base Specification』のセクション 7.8.19 を参照してください。

改訂履歴
10/12/2010 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34538 PCI Express のザイリンクス ソリューション センター - デザイン アシスタント N/A N/A
AR# 37497
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加