UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 37553

SPI-4.2 v10.1 - Spartan-6 デバイスの中には、ソース コアの TX LVDS 出力に必要な数のピンがハーフ バンクにないものがある

説明


ソース コアの TX 出力には、BUFIO2 により駆動されるクロックを持つ OSERDES を使用する LVDS 出力が 18 ペア必要です。

Spartan-6 デバイスでは、バンク 0 と 2 でしか LVDS ドライバーを使用できません (UG381、28 ページ)。

LX75T の場合、バンク 0 および 2 には、バンクの同じハーフに I/O ピンが 18 ペア (合計 36) ありません。

各 BUFIO2 は 1 つのバンクの 1 ハーフのみをカバーします。

OSERDES はネットリストにあり、バンクの両ハーフにある BUFIO2 に sysclk を駆動し、これらを OSERDES に供給することは不可能です。

これは、ほかの Spartan-6 デバイスおよびパッケージにも見られる問題です。

ソリューション

次のバージョンの SPI-4.2 コア では、SPI-4.2 シンク/ソース インターフェイスを 1 ハーフ バンクまたは 2 ハーフ バンクに配置できるよう、シンクとソースで I/O クロッキングが分割されるようになります。

ソース インターフェイスは、バンク 2 にのみ配置可能になります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35109 SPI-4.2 v10.1 - ISE Design Suite 12.1 でのリリース ノートおよび既知の問題 N/A N/A
AR# 37553
日付 09/08/2014
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LXT
IP
  • SPI-4 Phase 2 Interface Solutions
このページをブックマークに追加