UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 37634

12.2 EDK、PPC440MC_DDR2 - 「WARNING:EDK - : Bit 8:9 of C_PPC440MC_CONTROL is set to 00」 という警告メッセージが表示される

説明

ppc440mc_ddr2 のネットリストを生成しようとすると、次の警告およびエラー メッセージが表示されます。

WARNING:EDK - : Bit 8:9 of C_PPC440MC_CONTROL is set to 00 but it should be set to 144 according to your C_DDR_DWIDTH setting
ERROR:EDK:3193 - issued from TCL procedure
"::hw_ppc440mc_ddr2_v3_00_b::syslevel_check_micontrol" line 165
DDR2_SDRAM_DIMM0 (ppc440mc_ddr2) - The suggested value for ppc440_0(PPC440)
C_PPC440MC_CONTROL is 0xF81444202311.
ERROR:EDK:440 - platgen failed with errors!

この問題の解決方法を教えてください。

ソリューション

このエラーは、ECC がイネーブルのときに C_DDR_DWIDTH が考慮されず、.tcl ファイル内で誤った比較が実行されるために発生します。このエラー メッセージは無視しても問題ありません。

この問題は、ppc440mc_ddr2_v2_1_0.tcl を次のように変更することでも修正できます。

## Calculate Bit 8_9
# get C_DDR_DWIDTH of ppc440mc_ddr2
set param_ecc_check [xget_hw_parameter_value $mhsinst C_INCLUDE_ECC_SUPPORT]
if {[string length $param_ecc_check] > 0} {
set param_ddr_dwidth [xget_hw_parameter_value $mhsinst C_DDR_DWIDTH]
set param_ddr_dwidth [ expr "$param_ddr_dwidth" - 8]
}else {
set param_ddr_dwidth [xget_hw_parameter_value $mhsinst C_DDR_DWIDTH]
}
##set param_ddr_dwidth [xget_hw_parameter_value $mhsinst C_DDR_DWIDTH]
if {[string length $param_ddr_dwidth] > 0} {
set bit8_9 [string range $param_ppc440mc_control_bin 8 9]
set bit8_9_calc [string map {128 00 64 01 32 11} [expr {$param_ddr_dwidth * 2}]]
if { [string equal $bit8_9_calc $bit8_9]} {
} else {
puts "Warning: Bit 8:9 of C_PPC440MC_CONTROL is set to $bit8_9 but it should be set to $bit8_9_calc according to your C_DDR_DWIDTH setting"
set print_suggestion 1
}

この問題は、EDK 12.4 以降の最新バージョンのコアで修正される予定です。
AR# 37634
日付 05/19/2012
ステータス アクティブ
種類 エラー メッセージ
IP
このページをブックマークに追加