AR# 37648

Spartan-6、DCM_CLKGEN - SPI を介して M と D を変更した場合に LOCKED が再アサートされるまでにかかる時間

説明

DCM_CLKGEN のシミュレーションで SPI を介して M と D を変更すると、LOCKED がアサートされません。アサートされるべきではありませんか。LOCKED が再アサートされるまでにどのくらいの時間がかかりますか。

ソリューション


これは、ISE 12.2 以前のソフトウェアでの UNISIM と SIMPRIM の問題です。M と D の値を変更した後 LOCKED が再アサートされません。この問題は、ISE Design Suite 12.3 で修正されています。

LOCKED 信号の正しい動作は、『Spartan-6 FPGA クロック リソース ユーザー ガイド』 (UG382) で説明されています。
http://japan.xilinx.com/support/documentation/spartan-6_user_guides.htm

LOCKED 信号は、PROGDONE が High になった後アサートされます。それにかかる時間は、Spartan-6 FPGA データシート (DS162) に LOCK_FX として記載されています。
http://japan.xilinx.com/support/documentation/spartan-6_data_sheets.htm



アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46790 Spartan-6 FPGA デザイン アシスタント - 一般的なクロック設定のトラブルシュート N/A N/A
AR# 37648
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス