UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 37875

ML40x - J5 コネクタでの LVDS サポート

説明

ML401/402/403 ボードのヘッダー J5 で差動信号はサポートされていますか。

ソリューション

ML401/402/403 ピン配置の拡張差動コネクタ ヘッダー (J5)は、(UG080) の表 9 にあります。


 

このヘッダーのピンは FPGA I/O に接続し、独立したシングルエンドのネットとしてだけでなく、差動信号としても使用できますが、1 つ例外があります。 

差動ペア AD19-AC19 はキャパシタンスの低いクロック ピンで、クロック対応 I/O に接続します。これらのピンでは LVDS 出力はサポートされず、クロック用に使用されない場合は通常のユーザー I/O になります。

J5 ヘッダの使用を考慮している場合は、この差動ペアで LVDS 出力がサポートされていないことを念頭においてください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
37874 ML40x - 既知の問題/リリース ノート/マスタ アンサー レコード N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
37874 ML40x - 既知の問題/リリース ノート/マスタ アンサー レコード N/A N/A
AR# 37875
日付 11/12/2018
ステータス アクティブ
種類 一般
デバイス
Boards & Kits
このページをブックマークに追加