AR# 37894

12.1 EDK - SDK で FSL のデバッグ エラー

説明


FSL (出力専用) pcore が作成されると、ハードウェア データ構造でプロセッサーのペリフェラルとして認識されないため、CIP Wizard で問題が発生しているようです。ソフトウェアのデータ構造にも同じことが発生しています。このため、どのドライバもこの pcore に割り当てられていません。ドライバがないということは、ドライバ Tcl でパラメータが生成されていないということです。

FSL ペリフェラルが接続されている場合、そのペリフェラルのマスター ポートを介して MicroBlaze のスレーブ FSL ポートに接続される可能性があります。しかし、そのペリフェラルを駆動する必要がないという意味ではなく、駆動する必要があるのです。MicroBlaze のソフトウェアにはペリフェラルから読み出しを実行する必要があり、また、ユーザーが特別ドライバを必要とする場合があります。

スレーブおよびマスターの概念は、ハードウェア データ構造においてはやや単純すぎます。ハードウェア データ構造は、接続されている FSL ペリフェラルをプロセッサのスレーブとしては考慮しないようです。

次のサンプル デザインは、この問題を表すものです。

BEGIN microblaze
PARAMETER INSTANCE = microblaze_0
BUS_INTERFACE SFSL0 = fsl_v20_0
END

BEGIN fsl_adder
PARAMETER INSTANCE = fsl_adder_0
PARAMETER HW_VER = 1.00.a
BUS_INTERFACE MFSL = fsl_v20_0
END

BEGIN fsl_v20
PARAMETER INSTANCE = fsl_v20_0
PARAMETER HW_VER = 2.11.b
PORT FSL_Clk = clk_100_0000MHzPLL0
END


XML ファイルを生成しましたが、fsl_adder_0 が microblaze_0 のペリフェラルであると考慮されていないのが問題のようです。

ソリューション


現時点では SDK には特定のハードウェア コネクティビティ ルールはありません。

回避策が必要な場合は、含まれていない pcore をライブラリとしてモデルすることができます。
AR# 37894
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール 詳細 概略
IP