AR# 38076

Block Memory Generator v4.3 - ISE 12.3 でのリリース ノートおよび既知の問題

説明

このアンサーでは、ISE Design Suite 12.3 でリリースされた Block Memory Generator v4.3 コアのリリース ノートと既知の問題を示します。次の内容が記載されています。

  • 一般情報
  • 新機能
  • 修正点
  • 既知の問題
  • テクニカル サポート

ソリューション

一般情報

インストール手順、CORE Generator の一般的な既知の問題、およびデザイン ツールの要件は、次の『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

このコアの IP インストール手順の最新情報は、次のサイトを参照してください。
http://japan.xilinx.com/ipcenter/coregen/ip_update_install_instructions.htm

システム要件は次のサイトを参照してください。
http://japan.xilinx.com/ipcenter/coregen/ip_update_system_requirements.htm

このアンサーには、ザイリンクス LogiCORE IP Block Memory Generator v4.3 ソリューションのリリース ノートが含まれます。コアの最新アップデートはこちらの製品ページをご覧ください。
http://japan.xilinx.com/products/ipcenter/Block_Memory_Generator.htm


v4.3 での既知の問題
  • Virtex-6 FPGA Block RAM メモリ衝突エラー
  1. TDP (write_mode= Read First) を選択した場合
    影響 : メモリ衝突の問題を考慮する必要があります。
  • Spartan-6 FPGA Block RAM メモリ衝突エラー
  1. TDP (write_mode= Read First) を選択した場合

    影響 : メモリ衝突の問題を考慮する必要があります。

    メモ : 書き込みモード = Read First および非同期クロックで TDP メモリを使用している場合は、UG383 の「Conflict Avoidance」のセクションを参照してください。
  • データシートの電力見積図は最終版ではありません。
  • コアは大型メモリには生成できません。ISE の CORE Generator が実行されているコンピュータによって、生成できるメモリのサイズが異なります。たとえば、RAM が 2GB のデュアル Pentium-4 サーバーの場合、1.8 MBits または 230 KBytes のメモリ コアを生成することができます。
  • CR 415768
  • (ザイリンクス アンサー24034)LogiCORE Block Memory Generator - Block Memory Generator の生成に時間がかかる
  • 範囲外のアドレス入力によりコアで DOUT バスに X 値が生成されます。
  • (ザイリンクス アンサー23744)LogiCORE Block Memory Generator - ADDR の無効アドレスが原因で、シミュレーション中に DOUT バスに X 値が出力される
  • IP コアが Spartan-6 デバイスに対し生成される場合、コアで 2 つの近接する 9k ブロック RAM が 1 つの 18K ブロック RAM にまとめるられはずです。
  • CR 526429

テクニカル サポート

http://japan.xilinx.com/support からウェブケースを開いてください。質問事項は、製品担当のチームで対処いたします。ザイリンクスでは、このコアの資料に記載されているガイドラインに従って使用されている場合にサポートを提供していますが、ガイドラインに従っていない場合のデザインでのタイミング、機能、およびサポートは保証しかねます。
AR# 38076
日付 09/27/2010
ステータス アクティブ
種類 リリース ノート
デバイス 詳細 概略
ツール
IP