UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38087

14.x タイミング - UCF に OFFSET IN/OUT 制約を追加しない場合の入力/出力パスのタイミング解析方法

説明

UCF に OFFSET IN/OUT 制約を追加しない場合、入力/出力パスのタイミングを解析するにはどうすればよいですか。

ソリューション

次のいずれかの方法を使用できます。

  • [Analyze againt] に [user specified paths by defining endpoints] を選択してタイミング解析を実行します。詳細は、(ザイリンクス アンサー 2742) を参照してください。
  • [Analyze againt] に [auto-generated timing constraints] を選択してタイミング解析を実行します。次の手順に従います。
    1. ISE の [Processes] ペインで [Implement Design] → [Place & Route] → [Generate Post-Place and Route Static Timing] を展開します。
    2. [Analyze Post-Place and Route Static Timing] をダブルクリックします。
    3. [Timing] → [Run Analysis] をクリックし、[Analyze against] に [auto-generated timing constraints] を選択します。
    4. [Filter by Net] タブで解析の対象を指定します。
  • [Analyze againt] に [user specified paths by defining clock and I/O] を選択してタイミング解析を実行します。次の手順に従います。
    1. ISE の [Processes] ペインで [Implement Design] → [Place & Route] → [Generate Post-Place and Route Static Timing] を展開します。
    2. [Analyze Post-Place and Route Static Timing] をダブルクリックします。
    3. [Timing] → [Run Analysis] をクリックし、[Analyze against] に [user specified paths by defining clock and I/O timing] を選択します。
    4. デザインに要件を追加します。
    5. [Filter by Net] タブで解析の対象を指定します。
AR# 38087
作成日 10/10/2011
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • More
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less