You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーク アクセラレーション
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SoM)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
品質と信頼性
ザイリンクスの品質
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
メディア キット
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 3809: XACT-CPLD: Mentor & Cadence interface patches available for the XC9500 family
AR# 38099: How do I constrain designs with gated clocks?
AR# 38099
Update me on changes via Email
|
購読解除
ゲートを介したクロックを使用してデザインに制約を設定する方法
説明
ソリューション
説明
デザインに分周クロックが 1 つ以上あるのは一般的です。クロックを分割するにはいろいろな方法があり、MMCM などのクロック管理コンポーネントを使用してクロック分周を行うことを推奨します。この場合、CLKDV など分周されたクロックに PERIOD 制約がツールで伝搬され、マルチサイクル パスにもすべてツールで自動的に制約が設定されます。
しかし、さまざまな理由から MMCM を使用しない手段を取る場合もあります。こうしたケースでは、クロック分周にゲートを介したクロックを使用するのが一般的です。
ゲートを介したクロックは通常フリップフロップとルックアップ テーブルでインプリメントされるため、入力クロックに PERIOD 制約はツールで伝搬されません。その結果、分周されたクロックに制約が付かないことになるので、制約を設定する必要があります。
ソリューション
次の図は、フリップフロップを 4 つ、反転を 1 つ使用した分周回路の例を示したものです。
このタイプのクロックに制約を設定するには、次のようにクロック入力に PERIOD を追加します。
NET "CLKIN" TNM_NET = CLKIN;
TIMESPEC TS_CLKIN = PERIOD "CLKIN" 10 ns HIGH 50%;
次に、クロック出力に PERIOD を適用して、手動でクロックに関連付けます。
NET "CLKOUT" TNM_NET = CLKOUT;
TIMESPEC TS_CLKOUT = PERIOD "CLKOUT" TS_CLKIN*16 PHASE XYZ ns;
値 16 は分周回路から得た値で、PHASE XYZ は CLKIN と CLKOUT との遅延エッジの関係を示したものです。この位相はコンポーネントの出力ピンからの遅延で、フリップフロップ 4 (FF4) の出力クロック ピンに CLKIN を生成します。この遅延には、クロックから 4 つのすべてのフリップフロップの Q 出力までのスイッチ遅延と、図で赤く示されているフリップフロップ間の配線遅延が含まれています。
位相は配線によって変わるので、デザインで制約、配線遅延の変更など何かが変更になるたびにこの PHASE XYZ に影響します。これをある値に固定する必要があります。その方法は 2 つあります。
UCF ファイルで、配置を固定するためにこれらのフリップフロップに LOC 制約を追加し、フリップフロップ間の配線を固定するために DIRT 制約を使用します。
分周回路用に RPM を作成します。この方法だと、MAP/PAR で RPM をデバイス上自由に移動させることができますが、生成されたクロックと入力クロックの位相は一定に保たれます。分周器がいくつかのコンポーネントで作成されている場合はこの方法が一番です。すべてのコンポーネントに LOC 制約を付け、DIRT 制約も設定する必要がないからです。
遅延は FPGA Editor (ピンを選択して [delay] ボタンを押す) または Timing Analyzer (エンドポイント間の解析) を使用して計算することができます。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 38099
日付
05/19/2012
ステータス
アクティブ
種類
デザイン アドバイザリ
ツール
ISE Design Suite - 12.4
ISE Design Suite - 13.1
ISE Design Suite - 13.2
ISE Design Suite - 13.3
詳細
概略
People Also Viewed
フィードバック
閉じる