UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38105

MIG v3.3、Spartan-3A DDR2 - XC3S400a-FT256 デバイスをターゲットにした場合に dqs_int_delay_in ネットの MAXDELAY 制約がエラーになる

説明

XC3S400a-FT256 デバイスをターゲットにしている MIG DDR2 デザインをインプリメントすると、タイミング解析で MIG で生成された次の MAXDELAY 制約がエラーになります。

Timing constraint: NET "top_00/dqs_int_delay_in" MAXDELAY = 0.517 ns;

ソリューション

この警告メッセージは無視しても問題ありません。

MAXDELAY の値は、ISE 13.1 で 560ps に増加される予定です。

当面の間は、MAXDELAY 値を手動で修正してこのタイミング エラーを回避してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
37173 MIG v3.6 - ISE Design Suite 12.3 でのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38951 MIG v3.61 - ISE Design Suite 12.4 ~ 14.2 でのリリース ノートおよび既知の問題 N/A N/A
37173 MIG v3.6 - ISE Design Suite 12.3 でのリリース ノートおよび既知の問題 N/A N/A
AR# 38105
作成日 09/21/2010
最終更新日 08/12/2014
ステータス アクティブ
タイプ 既知の問題
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
IP
  • MIG