UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38134

Virtex-6 コンフィギュレーションのデザイン アドバイザリ - 電源投入時に PROGRAM_B ピンを Low に保持してもコンフィギュレーションが遅延されない

説明

Virtex-6 デバイスで電源投入時にコンフィギュレーションを遅延させるにはどうすればよいですか。以前のファミリとの違いはありますか。

ソリューション

以前のファミリでは、電源投入時に PROG または INIT ピンを Low に保持することで、コンフィギュレーションを遅延できました。Virtex-6 デバイスでは、PROG ピンはレベルで認識されるのではなくエッジで認識されるので、電源投入時に PROG ピンを Low に保持してもコンフィギュレーションは遅延されません。

コンフィギュレーションを遅延するには、INIT ピンを Low に保持します。INIT はオープン ドレイン ドライバーであり、デバイスでこのピンが解放された後ピンを High にプルアップするには、ピンにプルアップが必要です。デバイスでは、このピンは Low にのみ駆動され、デバイスでコンフィギュレーションを開始する準備ができるとピンが解放されます。その後モード ピンをサンプリングされてコンフィギュレーション プロセスが開始するには、INIT ピンを High にする必要があります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34565 Virtex-6 FPGA デザイン アドバイザリのマスター アンサー N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38016 Virtex-6 のプログラム ピン (PROG_B) を電源投入時に Low に保持しておいてもコンフィギュレーションが遅延されない N/A N/A

関連アンサー レコード

AR# 38134
作成日 09/27/2010
最終更新日 10/15/2012
ステータス アクティブ
タイプ デザイン アドバイザリ
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less