UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38141

CoolRunner-II タイミング - 双方向信号の結果が Timing Analyser で間違っている

説明


双方向信号のタイミング レポートを確認すると、パスしているように見えるのですが、遅延を計算すると実際にはエラーになっています。

なぜこのエラーはハイライトされていないのですか。

ソリューション

これは既知の問題です。間違ってレポートされているパスの例は次のようになります。

Timing constraint: TS_TEST: FROM:TCK_G1:TO:TCK_G2:10.000nS

Slack: 6.500ns (requirement - data path)
Source: In_Pin
Destination: Out_Pin
Requirement: 10.000ns
Data Path Delay: 3.500ns (Levels of Logic = 6)

Data Path: In_Pin to Out_Pin
Location Delay type Delay(ns) Logical Resource(s)

In_Pin - 0.000 In_Pin
In_Pin.ZIA tIN + tHYS25 5.600 In_Pin.ZIA
Out_Pin.Q tLOGI1 + tLOGI2 + tPDI 2.300 Out_Pin.Q
Out_Pin tOUT + tOUT25 3.500 Out_Pin


遅延は 3.5ns となっていて、6.5ns のスラックになりますが、パスは実際には 5.6 + 2.3 + 3.5 = 11.4ns で、この制約は -1.4ns のスラックでエラーになるべきものです。
この問題を回避するには、ASCII レポートを使用します (解析が正しく行われている)。
ASII レポートは、コマンド ラインで次のように実行して生成することができます。

taengine -f design_name .vm6 -detail
AR# 38141
作成日 09/28/2010
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • CoolRunner-II
  • CoolRunner-II XA