UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38181

Architecture Wizard - カスケードされた DCM の RST ポートでグリッチが発生

説明

カスケードされた DCM のウィザードの 1 つ使用し、デザインに必要なクロック周波数を生成するカスケード DCM ソリューションを構築しました。しかし、デザインをシミュレーションすると、論理およびタイミング シミュレーション中に次のエラー メッセージが表示されます。

Error: Input Error : RST on DCM_?SP must be asserted for 3 CLKIN clock cycles.

リセット ピンに必要なロジックは問題なくインプリメントされていることが確認できています。

このグリッチはハードウェアで問題になりますか。この問題の回避策を教えてください。

ソリューション

2 つ目の DCM のソースが最初の DCM の DLL 出力の 1 つである場合に、この状況が発生します。

この問題を解決するには、次の手順に従いします。

1) XAW ファイルをデザインで使用している場合は、このファイルを削除して、代わりに同等の HDL を追加します。
2) OR2 ゲートの出力と、カスケードされた DCM の RST ピンの間に FD プリミティブを挿入します。

フリップフロップを追加すると、リセット ロジックにより追加されたグリッチが DCM のリセット ピンに伝搬されなくなります。


AR# 38181
作成日 09/22/2010
最終更新日 01/05/2011
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-4 FX
  • Virtex-4 LX
  • Virtex-4 QPro/R
  • More
  • Virtex-4 SX
  • Virtex-5 FXT
  • Virtex-5 LX
  • Virtex-5 LXT
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-5Q
  • Virtex-5QV
  • Spartan-3
  • Spartan-3 XA
  • Spartan-3A
  • Spartan-3A DSP
  • Spartan-3AN
  • Spartan-3E
  • Less