UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38211

SPI-4.2 v10.2 - ISE Design Suite 12.3 でのリリース ノートおよび既知の問題

説明

このアンサーでは、ISE Design Suite 12.3 でリリースされた SPI-4.2 (POS-PHY L4) v10.2 コア、および 以下のパッチでリリースされた SPI-4.2 (POS-PHY L4) v10.2 rev1 コアのリリース ノートおよび既知の問題を示します。次の情報が記載されています。
  • 新機能
  • 修正された問題
  • 一般情報
  • 既知の問題
  • パッチ
インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、『IP Release Notes Guide』 を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

v10.2 での新機能
  • ISE 12.3 ソフトウェアをサポート
  • Spartan-6 FPGA デザインの分割された I/O クロッキングに対応
  • リージョナル クロックを使用したダイナミック アライメント コンフィギュレーションの Virtex-6 FPGA 用コアに対し、パフォーマンスを変更これらの高性能機能は、ISE 12.3 以降でリリースされる v10.2 以降のコアでのみサポート
  • WRITE_FIRST モードで単純なデュアル ポート RAM を使用して Virtex-6 FPGA ブロック RAM の使用率を最適化
v10.2 での修正点
v10.2 Rev1 での修正点
  • (ザイリンクス アンサー 38399) - SPI-4.2 v10.2 - スタティック アライメントを使用している場合 Source コアの Virtex-6 FPGA のグローバル クロック サポートは削除
  • (ザイリンクス アンサー 38400) - SPI-4.2 v10.2 - 受信側の Sink コアがダイナミック位相アライメントでコンフィギュレーションされる場合、グローバル クロックを使用する Virtex-6 FPGA Source コアのパフォーマンスが低下する

一般情報
  • (ザイリンクス アンサー 37917) LogiCORE SPI-4.2 - ソース リファレンス クロック (SysClk) の入力クロック要件
  • Virtex-6 Source コアのパフォーマンスは次のようにアップデートされました。
  • (ザイリンクス アンサー 32917) Virtex-6 FPGA の IODELAYE1 エレメントの HIGH_PERFORMANCE_MODE 属性が UCF で変更
  • 1 つのデバイスに複数の SPI-4.2 コアを使用している場合、インスタンスごとに異なるコンポーネント名でコアを生成する必要があります。SPI-4.2 ユーザー ガイドの「Special Design Considerations」の章の複数コアのインストールに関するセクションを参照してください。
  • (ザイリンクス アンサー 15500) LogiCORE SPI-4.2 (POS-PHY L4) - DCM で TSClk の位相を 180 度スキューするように SPI-4.2 (PL4) UCF ファイルを編集する方法
  • (ザイリンクス アンサー 20017) SPI-4.2 コアでサポートされている I/O 規格 (IOSTANDARD)
  • (ザイリンクス アンサー 32942) インサーキットでのスタティック コンフィギュレーション信号の変更
  • グローバル クロック モードではシンクの DPA クロック調整オプションは Virtex-6 ではサポートされない。

v10.2 Rev1 での既知の問題

制約およびインプリメンテーションの問題

シミュレーションに関する一般的な問題

Rev1 アップデートのダウンロード

上記の問題を修正するために必要な Spartan-6 および Virtex-6 FPGA の Rev1 アップデートを入手するには、ISE 12.3 のインストールに次のパッチを適用します。

http://www.xilinx.com/txpatches/pub/swhelp/coregen/ar38211_pl4_v10_2_rev1.zip

この ZIP ファイルの内容を ISE 12.3 のインストールのルート ディレクトリに抽出してこのパッチをインストールします。この際、既存ファイルすべてが上書きされ、アーカイブで定義されたディレクトリの階層が保持されるようにします。

パッチをインストールした後、CORE Generator で SPI-4.2 (POS-PHY L4) v10.2 を再生成します。 ザイリンクス インストールの検出および環境変数の使用については、(ザイリンクス アンサー 11630) を参照してください。

メモ : ザイリンクスのインストール ディレクトリに書き込み権限がない場合は、パッチをインストールするのにシステム管理者の権限が必要なことがあります。


改訂履歴
2010 年 10 月 5 日 - 初期リリース
2010 年 12 月 2 日- アンサー 37917 を追加

アンサー レコード リファレンス

サブアンサー レコード

AR# 38211
作成日 09/24/2010
最終更新日 05/20/2012
ステータス アクティブ
タイプ リリース ノート
IP
  • SPI-4 Phase 2 Interface Solutions