UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 38212

「HDLCompiler:189:Size mismatch in connection of port」というエラー メッセージが表示される

説明

XST で次のような警告メッセージが表示されます。これはなぜですか。

HDLCompiler:189:Size mismatch in connection of port

ソリューション

引数とパラメータのサイズが一致しない場合にこのメッセージが表示されます。引数のビット長がポートのパラメータ ビット長とは異なります。

問題の対処方法 :

引数のビット長およびパラメータのビット長を確認して、XST を再実行します。

例 :

次の RTL を見てください。

file: ram.v
module ram (clk, we, en, addr, di, do);
input [13:0] addr;
...

//Instantiating ram
module top (clk, we, en, addr, di, do)
....
input [13:0] addr;
....

ram ram_inst(clk, we, en, addr[12], di, do);


作成される インスタンス ram_inst、入力ポート アドレスのパラメータ ポートは ビット長 14 (13:0) ですが、渡されている引数は 1 ビット (12 番目のビット) になっています。
AR# 38212
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
  • Virtex-5 LXT
  • More
  • Virtex-5 SXT
  • Virtex-5Q
  • Virtex-5QV
  • Virtex-6 CXT
  • Virtex-5 TXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-7
  • Virtex-5 FXT
  • Virtex-5 LX
  • Less
ツール
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3