UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38223

Virtex-6 Integrated Block for PCI Express - GUI de レガシ割り込みを無効にすると、割り込みピン レジスタを変更できない

説明

問題のあるバージョン : v2.2、v1.1
修正されたバージョンおよびその他の既知の問題は、(ザイリンクス アンサー 45723) を参照してください。

CORE Generation の GUI でレガシ割り込みを無効にすると、コアのコンフィギュレーション スペースにある割り込みピン レジスタが 0000 に設定されません。

ソリューション


この問題を回避するには、source ディレクトリにある <core_name>.v[hd] ファイルを開き、INTERRUPT_PIN 属性を 0 に変更します。<core_name> にはカスタマイズ プロセスで使用したコアの名前が入ります。

改訂履歴
2012/01/18 - アンサー 45723 に修正バージョン情報を追加
2010/10/26 - 初版

注記 : 「問題のあるバージョン」は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45723 Virtex-6 FPGA Integrated Block for PCI Express - AXI インターフェイスの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 38223
作成日 10/26/2010
最終更新日 05/20/2012
ステータス アクティブ
タイプ 既知の問題
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )