UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 38249

Logicore 3GPP LTE Turbo Decoder v2.0 - MHD_DOUT_WLAST がハードウェアで常にアサートされシミュレーションではアサートされない

説明

Logicore 3GPP LTE Turbo Decoder v2.0 で、MHD_DOUT_WLAST 信号が常にハードウェアでアサートされているのに、シミュレーションでは 1 クロック サイクル間しかアサートされないのはなぜですか。1 ブロックの最終データを表すこの 1 クロック サイクルは現在 MHD_DOUT ポート出力にあります。

ソリューション

データシート DS675 には MHD_DOUT_WLAST は MHD_DOUT_WVALID が High の場合のみ有効であると記述されています。このため、MHD_DOUT_WLAST が余分サイクル間 High にとどまっている場合、MHD_DOUT_WVALID はその間 High ではないので、コアが間違って動作しているということにはなりません。

シミュレーションと ChipScope Analyzer との間の違いは、出力信号をバッファさせるために使用される SRL ベースの FIFO の動作によって起きます。FIFO は常にデータを出力します。FIFO が空になると、前に FIFO に保存されていた古い値が出力されます。これは High、Low の両方の可能性があります。 いずれにしても、これは FIFO に残っていた値にすぎないので有効ではありません。

シミュレーションではシミュレーションが実行されるたびに SRL モデルはリセットされます (つまり SRL には古いデータが含まれていない)。しかし、ハードウェアで実行する場合は、毎回デバイスの電源がオフになることはないので (ハードウェアでは SLR 遅延がリセットされる可能性がない)、出力 FIFO には異なる初期セット データが含まれている可能性があります。このためシミュレーションとハードウェアで違いが出てくるのです。

LogiCORE 3GPP LTE TurboDecoder のリリース ノートおよび既知の問題は、(ザイリンクス アンサー 30630) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
30630 LogiCORE 3GPP LTE Turbo Decoder - リリース ノートおよび既知の問題 N/A N/A
AR# 38249
日付 12/15/2012
ステータス アクティブ
種類 一般
IP
  • 3GPP LTE Turbo Decoder