AR# 38283

Virtex-6 FPGA GTH トランシーバ - ES HXT の動作に関する推奨事項

説明

このアンサーでは、Virtex-6 ES のエラッタに掲載されている GTH トランシーバに関する問題の説明とユーザー アプリケーションにおける注意点を示します。

ソリューション


サポートされる PCB トレースの特性

現在のところ、GTH トランシーバは FR-4 の 8 インチ以下の PCB トレースを使用したショートリーチ アプリケーションに制限されています。最適なジッタ パフォーマンスを達成するには、近端送信信号の振幅は 370mVppd ~ 770mVppd が推奨されます。バックプレーン アプリケーションは現在のところサポートされていません。

トランスミッタの振幅とエンファシスを設定するには、次の属性を使用します。

振幅 : TX_CFG0_LANE<n>
ポストカーソル エンファシス : TX_PREEMPH_LANE<n>
プレカーソル エンファシス : TX_PREEMPH_LANE<n>


レシーバの AGC、CTLE、および DFE を設定するには、次の属性を使用します。

AGC : RX_AGC_CTRL_LANE<n>
CTLE : RX_CTLE_CTRL_LANE<n>
DFE : RX_AEQ_VAL0_LANE<n> および RX_AEQ_VAL1_LANE<n>

これらの属性に推奨される設定は、アンサー 37414 を参照してください。

これらの属性に関する詳細は、『Virtex-6 FPGA GTH Transceivers User Guide』 (UG371) を参照してください。


10 ギガビット イーサネット 64B/66B での T_BLOCK_TYPE の誤分類

10 ギガビット イーサネット仕様には、次のように示されています。

T_BLOCK_TYPE will = C when:

a) ...
b) 'one valid ordered set and four valid control characters other than /O/, /S/ and /T/'
c)..


ES HXT シリコンの動作は、多少異なります。

a) ...
b) 'one valid ordered set and four valid control characters other than /E/, /O/, /S/ and /T/'
c)...


64 ビット XGMII TX ワードの半分に順序付きシーケンス/信号が含まれ、残りの半分に 1 つ以上の /E/ バイトが含まれている場合にのみ、このように動作します。ユーザー アプリケーションのレベルでは、10 ギガビット イーサネット仕様の範囲内で動作しながらこれを回避することが可能で、ザイリンクス 10GBASE-R コアはこの問題が発生することなく正しく動作します。


10 ギガビット イーサネット 64B/66B モードでの GTH TXUSERCLKOUT および RXUSERCLKOUT

GTH トランシーバを 10 ギガビット イーサネット 64B/66B モードでコンフィギュレーションすると、TXUSERCLKOUT および RXUSERCLKOUT のデューティ サイクルは 30% 未満になります。ファブリック ロジックでは、TXUSERCLKOUT または RXUSERCLKOUT を立ち上がりクロック エッジでのみ使用してください。


ES シリコンに関するその他の考慮事項 :

(ザイリンクス アンサー 37763) Virtex-6 FPGA GTH トランシーバ : AC-JTAG、1149.6 デザインでの考慮事項

(ザイリンクス アンサー 37412) Virtex-6 FPGA GTH トランシーバ : ES シリコンの初期化シーケンス

(ザイリンクス アンサー 37414) Virtex-6 FPGA GTH トランシーバ : ES シリコンの属性アップデート
AR# 38283
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
IP