UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38339

Virtex-6 -1L - コンフィギュレーション タイミング仕様の変更

説明

『Virtex-6 FPGA データシート : DC およびスイッチ特性』 (DS152 (v2.9) 2010 年 9 月 20 日、およびそれ以前のバージョン) にはコンフィギュレーションのタイミング情報が記載されています。 以下にまとめられているタイミング値はこのデータシートの今後のバージョンでアップデートされます。これは -1L パーツの最終特性化に基づいたもので、これらの値へのアップデートは -1L パーツにのみ影響します。次の表にまとめられているタイミング値のみが対象となっていて、データシートのほかの値はそのままです。

ソリューション


シンボル

説明

元の仕様
v2.9 およびそれ以前のバージョン
-1L のみ


アップデートされた仕様

v3.0 およびそれ以降のバージョン

-1L のみ

単位

TPOR

パワーオン リセット

55

60

ms、最大

FMCCK

CCLK 周波数、シリアル モード

100

70

MHz、最大

FMCCKTOL

公称値からのマスター CCLK トラレンス

55

60

%、最大

TMCCKL/TMCCKH

マスター CCLK Low/High デューティ サイクル

45/55

40/60

%、最小/最大

TSMCSCCK

SelectMAP/ICAP の CSI_B セットアップ

4.5

5.5

ns、最小

TSMWCCK

SelectMAP/ICAP の RDWR_B セットアップ

13.5

16

ns、最小

FRBCCK

SelectMAP/ICAP のリードバック CCLK 周波数

100

60

MHz、最大

FTCK/FTCKB

コンフィギュレーション/バウンダリ スキャンの TCK 周波数

66

33

MHz、最大
AR# 38339
作成日 09/29/2010
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般