UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38408

Spartan-6 のデザイン アドバイザリ - IODELAY2 でエッジ遅延が早すぎたり遅すぎる、またはシングル データ ビットが破損する

説明

Spartan-6 FPGA デバイスの IODELAY2 ブロックで、データ エッジ遅延が遅かったり早かったり、またシングル データ ビットの破損が発生する可能性があります。『Spartan-6 FPGA 製品エラッタ』 (EN148) では、製品ステータスの Spartan-6 FPGA デバイスすべてに対してこの問題を追加して、アップデートされています。
https://secure.xilinx.com/webreg/clickthrough.do?cid=146669&license=Disclaimer

このアンサーでは、以前のマスク リビジョン デバイスの動作を説明します。新しいマスク リビジョン デバイスの詳細は、(ザイリンクス アンサー 41083) を参照してください。以前のマスク リビジョンと新しいマスク リビジョンを識別する方法は、XCN11012 を参照してください。XA オートモティブ、XQ、Q グレード、および XC 低消費電力 -1L デバイスは、新しいマスク リビジョンでのみリリースされる予定です。

メモ : MCB は、この問題の影響を受けません。

ソリューション

IDELAY および ODELAY モードのデータ エッジ遅延が遅れる
すべての IDELAY_TYPE 設定で IDELAY_VALUE または ODELAY_VALUE が 4 以上の場合、または出力遅延として使用されている場合、IODELAY2 ブロックで立ち上がりまたは立ち下がりエッジの遷移に 350ps までの遅延が追加される可能性があります。この動作はすべてのデータ レートで発生する可能性があるので、システムのタイミング マージン解析に含める必要があります。

データ エッジ遅延が遅い場合の回避策
これに対する回避策はなく、システムのタイミング マージン解析で考慮する必要があります。タイミング制約で遅延の変化を考慮する際の情報は、(ザイリンクス アンサー 39046) を参照してください。

ODELAY モードでのデータ エッジ遅延が早い
ODELAY モードで使用されている IODELAY2 ブロックで立ち上がりまたは立ち下がりエッジの遷移が最大 350ps 早く生成される可能性があります。このデータ エッジは予期されるデータ エッジまたは標準データ エッジよりも早くなります。この動作は 533Mb/s を超えるデータ レートで、すべての ODELAY_VALUE 設定に対して発生する可能性があるので、システムのタイミング マージン解析に含める必要があります。

データ エッジ遅延が早い場合の回避策 :
これに対する回避策はなく、システムのタイミング マージン解析で考慮する必要があります。タイミング制約で遅延の変化を考慮する際の情報は、(ザイリンクス アンサー 39046) を参照してください。

IDELAY および ODELAY モードでのシングル データ ビット破損
すべての IDELAY_TYPE 設定に対し、または出力遅延として使用されている場合、IODELAY2 ブロックでシングル データ ビットが破損する可能性があります。

シングル データ ビット破損の回避策
この回避策は IDELAY_TYPE の設定に基づいています。次のガイドラインでは、使用しているモードに基づいて IODELAY2 の使用を制限してください。DELAY_TYPE は操作モードを定義する属性です。IDELAY_MODE または SERDES_MODE 属性とは関連していません。また、すべてのパフォーマンスの制限事項は、実際のデータ レートに関するもので、クロック周波数に関するものではありません。これらの値は、SDR や DDR、または ISERDES2 DATA_RATE 属性の使用とは無関係です。
  • IDELAY_TYPE=DEFAULT : データ破損を避けるためデータ レートは 250Mb/s 以下にする必要があります。このモードは低速のレジスタを介した入力で最もよく使用されるので、影響は小さいものと考えられます。
  • IDELAY_TYPE=FIXED または VARIABLE_FROM_ZERO、あるいは ODELAY モードで使用される場合 : 指定データ レートでのデータ破損を避けるため、IDELAY_VALUE または ODELAY_VALUE は表 2 にある値を超えないようにする必要があります。

  • IDELAY_TYPE=VARIABLE_FROM_HALF_MAX : データ破損を避けるため、データ レートは 400Mb/s 以下にし、IODELAY2 IOCLK 周波数はデータ レートと等しくし、正の増分は 5 以下にする必要があります。
  • IDELAY_TYPE=DIFF_PHASE_DETECTOR : データ レートは 400Mb/s 以下にする必要があります。データ破損を避けるため、400Mb/s 以下で、パッケージ トレース差を含むデータからクロックへのスキューは 0.15UI (単位間隔) を超えないように設定します。この場合、データからクロックへのスキューは、クロック エッジがデータ パルスの後 0.15IU 以内に発生する必要があることを意味します。クロックが遅く到達するとタップ値が増分するので、スキューが多いとタップがサポートされている範囲を超えて増分される可能性があることから、この 0.15UI という値に制限されています。
この問題の対象となるデバイス
  • Spartan-6 の以前のマスク リビジョン デバイスすべてが影響を受けます。以前のマスク リビジョンと新しいマスク リビジョンを識別する方法は、XCN11012 を参照してください。
  • 新しいマスク リビジョン デバイスの詳細は、(ザイリンクス アンサー 41083) を参照してください。
  • この問題の -1L デバイスへの影響は、(ザイリンクス アンサー 41356) を参照してください。

エラーの特徴
  • エッジ遅延の増加、データ破損、またはこの両方がピンで発生する可能性があります。
  • データ破損を避けるための回避策ではデータ遅延の増加を避けることはできません。
  • このため、問題は断続的に発生します。
  • FIXED モードの最大タップ制限は、400Mb/s を超えるすべてのデータ レートの中間前で、VARIABLE_FROM_HALF_MAX などの変数モードでは 400Mb/s 以下に制限されます。
リスク
問題が発生する確率は非常に低く、データ レートおよび IODELAY2 エレメント数によって異なります。

メモリ コントローラー ブロック
メモリ コントローラー ブロック (MCB) インターフェイスは IODELAY2 の問題の影響を受けません。

ソフトウェア/ユーザー ガイド
この問題に対処するためのソフトウェアまたはユーザー ガイドの変更はありません。

追加情報
上記の回避策を使用するにあたっての追加情報を次に示します。IDELAY_TYPE に VARIABLE_FROM_ZERO または VARIABLE_FROM_HALF_MAX を使用している場合、現在のタップ値が指定した値を違反しないように監視することが重要です。監視するには、タップ遅延値を増分するたびに 1 を加算し、減分するたびに 1 を減算するカウンター回路を作成します。シングル データ ビット破損を避けるため、タップ値が指定値よりも高くならないようにこの値を監視します。
  • 影響を受けやすいピンの数を最小限に抑えるよう、ビットごとにスキューを調整する代わりに、クロック スキューを調整します。
  • これらのソリューションを使用してもこの問題を解決できない場合は、http://japan.xilinx.com/ からザイリンクス テクニカル サポートにご連絡ください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34856 Spartan-6 FPGA のデザイン アドバイザリのマスター アンサー N/A N/A

関連アンサー レコード

AR# 38408
作成日 10/13/2010
最終更新日 05/20/2012
ステータス アクティブ
タイプ デザイン アドバイザリ
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT