UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
Spartan-6 FPGA デバイスの IODELAY2 ブロックのデータ エッジ遅延が遅かったり早かったり、またはシングル データ ビットが破損する可能性があります。『Spartan-6 FPGA プロダクション エラッタ』 (EN148) は、プロダクション ステータスの Spartan-6 FPGA デバイスすべてに対して、この問題を含めてアップデートされています。
https://japan.xilinx.com/support/documentation/errata/en148.pdf
このアンサーでは、以前のマスク リビジョン デバイスの動作を説明します。
新しいマスク リビジョン デバイスの詳細は、(Xilinx Answer 41083) を参照してください。 以前のマスク リビジョンと新しいマスク リビジョンを識別する方法は、XCN11012 を参照してください。
XA オートモティブ、XQ、Q グレード、および XC 低消費電力 -1L デバイスは、新しいマスク リビジョンでのみリリースされる予定です。
メモ: MCB は、この問題の影響を受けません。
これはすべてのデータ レートで発生する可能性があるので、システムのタイミング マージン解析に含める必要があります。
データ エッジ遅延が遅い場合の回避策
これに対する回避策はなく、システムのタイミング マージン解析で考慮する必要があります。遅延の変化を考慮したタイミング制約に関するガイダンスは、(Xilinx Answer 39046) を参照してください。
ODELAY モードでのデータ エッジ遅延が早い
ODELAY モードで使用されている IODELAY2 ブロックで立ち上がりまたは立ち下がりエッジ遷移が最大 350 ps 早く発生する可能性があります。このデータ エッジは、予測されるデータ エッジまたは標準データ エッジよりも早くなっています。この動作は 533 Mb/s を超えるデータ レートで、すべての ODELAY_VALUE 設定に対して発生する可能性があるので、システムのタイミング マージン解析に含める必要があります。
データ エッジ遅延が早い場合の回避策
これに対する回避策はなく、システムのタイミング マージン解析で考慮する必要があります。遅延の変化を考慮したタイミング制約に関するガイダンスは、(Xilinx Answer 39046) を参照してください。
IDELAY および ODELAY モードでのシングル データ ビット破損
すべての IDELAY_TYPE 設定、または出力遅延として使用されている場合に、IODELAY2 ブロックでシングル データ ビットが破損する可能性があります。
シングル データ ビット破損の回避策
この回避策は、IDELAY_TYPE の設定に基づきます。次のガイドラインでは、使用しているモードに基づいて IODELAY2 の使用を制限してください。DELAY_TYPE は操作モードを定義する属性です。IDELAY_MODE または SERDES_MODE 属性とは関連していません。また、すべてのパフォーマンス制限は、実際のデータ レートに関するもので、クロック周波数に関するものではありません。これらの値は、SDR や DDR、または ISERDES2 の DATA_RATE 属性の使用とは無関係です。
この問題の対象となるデバイス
エラーの特徴
リスク
問題が発生する確率は非常に低く、データ レートおよび使用される IODELAY2 エレメント数によって異なります。
メモリ コントローラー ブロック
メモリ コントローラー ブロック (MCB) インターフェイスは、IODELAY2 の問題の影響を受けません。
ソフトウェア/ユーザー ガイド
この問題に対処するためのソフトウェアまたはユーザー ガイドの変更はありません。
追加ガイダンス
上記の回避策を使用するにあたっての追加ガイドラインを次に示します。IDELAY_TYPE を VARIABLE_FROM_ZERO または VARIABLE_FROM_HALF_MAX に設定している場合、現在のタップ値を監視して指定した値に違反しないようにすることが重要です。監視するには、タップ遅延値をインクリメントするたびに 1 を加算し、デクリメントするたびに 1 を減算するカウンター回路を作成します。この値を監視してタップ値が指定値よりも大きくならないようにし、シングル データ ビット破損を回避します。
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
34856 | Spartan-6 FPGA のデザイン アドバイザリのマスター アンサー | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
46791 | Spartan-6 FPGA デザイン アシスタント - 一般的なデバイスの問題のトラブルシュート | N/A | N/A |
41356 | 低電力 Spartan-6 -1L スピード グレードのデザイン アドバイザリ - IODELAY2 のサポートがタップ 0 に制限される | N/A | N/A |
39046 | Spartan-6 IODELAY2 - 遅いデータ エッジおよび早いデータ エッジのタイミング解析 | N/A | N/A |
34856 | Spartan-6 FPGA のデザイン アドバイザリのマスター アンサー | N/A | N/A |
41083 | Spartan-6 IODELAY2 のデザイン アドバイザリ - 新しいマスク リビジョン シリコンの IODELAY2 データ レートおよび対応ビット エラー レート | N/A | N/A |
AR# 38408 | |
---|---|
日付 | 03/02/2017 |
ステータス | アクティブ |
種類 | デザイン アドバイザリ |
デバイス |