UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38430

PCI Express のデザイン アシスタント - リンク トレーニング関連のシミュレーションについての質問

説明


このアンサーでは、PCI Express のリンク トレーニングに関する問題をデバッグする際の手がかりとなる点について説明します。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センター (ザイリンクス アンサー 34536) の一部です。PCI Express のザイリンクス ソリューション センタには、PCIe に関するすべての質問が集められています。PCIe を使用したデザインを新しく作成する場合や、問題をトラブルシュートする場合には、この PCIe のソリューション センタから情報を入手してください。

ソリューション

LTSSM ステート内のさまざまなタイムアウト値がシミュレーションのために短縮されています。このため、リンク トレーニングの時間が短縮され、シミュレーション全体にかかる時間を短縮することができます。サードパーティの BFM を使用している場合はこれらのタイムアウト値を理解しておくと便利です。タイムアウト値は PCI Express のユーザー ガイドに記載されています。これらのガイドへのリンクは、(ザイリンクス アンサー 35920) を参照してください。

改訂履歴
10/11/2010 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

AR# 38430
作成日 10/13/2010
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
  • Endpoint Block Plus Wrapper for PCI Express
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )