UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38441

12.3 EDK、AXI_V6_DDRx - 「ERROR:Xst:1672 - TIMEGRP 'TG_clk_rsync_rise' already defined」というエラー メッセージが表示される

説明


デザインに複数の AXI_V6_DDRx コントローラーが使用されている場合、次のエラー メッセージが表示されます。

"ERROR:Xst:1672 - TIMEGRP 'TG_clk_rsync_rise' already defined"
"ERROR:Xst:1489 - Constraint annotation failed."

この問題の解決方法を教えてください。

ソリューション


この問題は XST で正しくマージされていない各ネットリストに埋め込まれている制約が原因で発生します。

この問題を回避するには、axi_v6_ddrx_0 というサンプル コアに対し次の操作を行います。
  1. プロジェクトの implementation ディレクトリーに移動します。
    cd implementation/axi_v6_ddrx_0_wrapper
  2. すべてのタイムグループおよびタイムスペック名を重複させないように UCF ファイルを変更し保存します。TNM_、TG_、または TS_ で始まる文字列すべてを含みます。テキスト エディターの検索/置換機能を使用して、TNM_0、TG_0、TS_0 などコアのバージョン別にそれぞれ置換します。このファイルのバックアップ コピーを作成しておきます。
  3. 変更した UCF ファイルを NGC ネットリスト ファイルにマージします。
    ngcbuild -uc axi_v6_ddrx_0_wrapper.ucf axi_v6_ddrx_0_wrapper.ngc ../axi_v6_ddrx_0_wrapper.ngc
  4. XPS でビルド プロセスを通常どおりに続けます。 メモリ コントローラー パラメーターを変更する場合、またはプロジェクト クリーンを実行する場合は、すべての変更をもう一度追加する必要があります。

この問題は EDK 13.1 より AXI_V6_DDRx に対しして修正される予定で、また、一般的なコアの修正として XST 13.2 で追加変更があります。
AR# 38441
作成日 12/01/2010
最終更新日 01/18/2011
ステータス アクティブ
タイプ 一般
ツール
  • EDK - 12.3
  • EDK - 12.4